美团的万亿参数大模型LongCat-2.0 很可能是在华为昇腾上面训练完成的。美团的官方博客提到到： full training run built entirely on AI ASIC superpods ( 这里面通过强调 ASIC，强调 alternative hardware platforms。在2026年的中国，目前能够提供“AI ASIC 超大规模超算舱”只有华为 Atlas / 昇腾 AI 集群。 还有一个直接证据： They achieved a 70% reduction in monthly failure rates through HCCL exception handling and automatic fault recovery. HCCL = Huawei Collective Communication Library

VeloNews:OPENAI CONSIDERING LEGAL ACTION AGAINST APPLE, DUE TO UNMET EXPECTATIONS FROM PARTNERSHIP, AS OPENAI BEGINS DEVELOPING ITS OWN HARDWARE Source: Bloomberg VeloNews:由于与苹果公司的合作未能达到预期，OpenAI 正在考虑对苹果公司采取法律行动，与此同时，OpenAI 也开始开发自己的硬件。 ———————————— 2026-05-15 00:47:32

GTC 2026 preview： 从Groq生态位看AI异构推理(Heterogeneous Inference)新时代 Groq的SRAM路线的生态位在哪里？SRAM会不会替代HBM路线？ Nvidia如何整合groq到现有的产品线？是技术整合还是产品线整合？收购之后会给groq LPU产品带来怎样的升级？ 这里尝试从基本原理出发去拼凑一个逻辑链 —-------------------------------------------- 先从first principal说说groq的设计哲学开始：groq本质上是一个compiler first走到极致的路线而不是SRAM first路线，SRAM路线只是副产品 相对于CPU针对通用workload的设计不同，AI 推理workload的特征在于确定性(deterministic)更高，基本没有data-dependent branching，tensor shape固定，memory access pattern确定 当Groq带着这个新特征重新审视 hardware-software interface，去问"什么应该在编译时做，什么应该在运行时做"。对于 AI 推理这个 workload，答案是：几乎一切都可以在编译时做 这就是Groq最疯狂而独特的地方：完全确定性编译器（fully deterministic compiler），compile精确到每个时钟周期，完全精确带来极致的效率。在编译的时候就需要考虑到硬件在运行的每个时刻的所有状态，扮演一个全知全能的上帝，就可以避免硬件资源的浪费，而要做到这一点，必须要做到极致的确定性，也就是说，LPU里每一个计算，访问存储，通信的延迟，都需要精确到clock cycle，这对compiler来说是非常复杂的 AI workload更高的确定性，以及groq的完全确定性编译器优先路线很自然的避免了VLIW的弱点(内存行为以及branch行为不可预测)，放大了VLIW的优点。那么下一步要提高效率和并行度，VLIW 式的编码格式就是一个自然推论—既然编译器要控制每个功能单元每个 cycle 做什么，那指令格式当然就是一个宽指令里打包多个 指令会得到更高效率，这就是 VLIW 在groq的芯片里，不做乱序执行/speculation，大幅简化硬件(instruction dispatch仅占<3%面积)，把复杂度移到静态compiler上，这正是VLIW思想的精髓 既然要让编译器做确定性的 cycle-accurate 调度，那么硬件里所有不确定的因素都要消除，比如arbiter，crossbar, replay，这些有自主算法在运行时决策的部分都砍掉 memory latency 也必须是确定的，所以一切 cache 和 DRAM都是要砍掉的，cache也要换成scratchpad SRAM，因为cache replacement 策略是runtime决策的，不确定，必须换成软件控制的scratchpad，地址映射完全由compiler控制，保证确定性 通信也必须精确到cycle，发送和接收指令就是软件协调好执行的时刻,并没有传统的“我要发一个包给你，请分配好内存”这类操作，而是同步地根据一份时间表严格执行SRAM 的分配和收发操作，这个时间表是compiler已经决定好的，硬件只需要执行就行了 完全确定性compiler也带来了芯片节点之间互联通信overhead的极低延迟，这可能是groq确定性架构最被忽视的最大优势，毕竟传统互联架构里Packet Routing、Arbiter Contention 和 Buffer Queuing，这些是延迟波动的重灾区 这就是为什么说，groq其实并不是一个native SRAM first的技术路线，也不完全算是VLIW first的技术路线，而是compiler first的技术路线，更准确的说，完全确定性compiler是整个groq架构的核心 只是因为确定性compiler的原因，所以在核心decode阶段无法使用HBM/DRAM带来的不确定性，SRAM only成为了必然的选择。这也是为什么说Groq更像是compiler first路线。 —-------------------------------------------- groq被收购之后最直觉的第一反应： groq确定性compiler技术路线有没有可能用在Nvidia现在的GPU+HBM体系上？ 不能 原因有两个： 1. HBM/DRAM的物理特性和带宽优化决定了它天生带有不可预测的延迟，无法和deterministic compiler兼容 2. Nvidia的SIMT路线和Groq的VLIW/compiler first的哲学本质是有冲突的 DRAM为什么充满了不确定性 1.refresh操作每隔一段时间tREFI就会刷新一次cell上的电量，阻断bank访问，这是由DRAM cell物理特性决定的。而这个操作会随着温度的变化，refresh的频率也会变化 2. 为了最大化利用DRAM带宽，controller会做很多优化，最典型的是batch scheduling：把同一个page的traffic都放在一起减少page miss，同时让读写尽可能接触更多的bank，以及尽可能减少read和write switching 这些动态优化都是real time发生的，基本不具备可预测性 3. system上对DRAM的优化，比如bank address hashing，让compiler静态提前定位某段data难度太大，落实cycle确定性的复杂度太高 其实这些不确定性也是能解决的，代价就是放弃大部分的优化策略，大幅降低DRAM的efficiency和利用率。groq自己其实也对这方面做过探索，他们曾经做过一个确定性DRAM的专利，但工程上的实现是不现实的，这也是groq选择SRAM-only的核心原因之一。 所以确定性compiler技术路线用在DRAM上不是一个yes or no的问题，而是这不是一个好的选择，因为这意味着HBM的efficiency和BW都要大打折扣，而且是结构性无法避免的损失。 这几乎意味着要用compiler去重写一个完整的memory controller，因为确定性dram本质上是compiler software defined memory controller，这个SW controller会非常难做，复杂度极高，而且每一代memory迭代都要大幅更新compiler里的结构，在工程资源上是不现实的。而且每一代DRAM，每一家DRAM 供货商都需要调试 ，这在验证和validation上是一个nightmare --------- 为什么Nvidia的SIMT路线和Groq的VLIW/compiler first的哲学本质是有冲突的 这两套体系对同一个问题给出了相反的回答：运行时的不确定性，Groq是compiler阶段直接消灭所有不确定性，Nvidia选择了用warp switching去隐藏不可预测的延迟 Nvidia GPU 建立在 SIMT（单指令多线程）和硬件层线程调度器（Warp Scheduler）上。当一个warp因为访存而stall的时候，硬件warp scheduler立刻切换到另一个ready的warp继续执行，把stall的延迟藏在其他warp的计算里。这整套机制的前提恰恰是：延迟是不可预测的，所以需要足够多的并发线程来统计性地填满pipeline 如果要用确定性的编译器去接管，等于把 Nvidia GPU 里面最核心的硬件调度单元全盘废弃：如果你不需要多warp轮转，你也不需要那么大的register file 实际在历史上，AMD从TeraScale（VLIW）到GCN（scalar SIMT）的架构转型，正是GPU领域一次大规模的VLIW→SIMT迁移：当workload变得不够可预测时，VLIW的compiler负担太重，应该把调度权还给硬件 所以在原架构上引入确定性compiler应用到Nvidia现有的技术路线，是很难融合。这不是compiler能不能改的问题，是两套架构从第一性原理上就走了相反的方向。 所以说，Groq在Nvidia的唯一出路，就是独立的面向low latency decode的专用产品。 —-------------------------------------------- Nvidia收购Groq之后，就引出了第二个问题： Nvidia会给Groq带来什么样的新提升？ 那么首先看看groq的瓶颈在哪里，简单的说 1. SRAM容量太小，无法容下大模型的参数量+kv cache 2. 推理decode主要瓶颈不在SRAM 80T/s的速度而在于interconnect延迟(占80%) 3. 对于Prefill这样的compute bound task速度较慢 groq的主要架构基本上是17~18年就完成了，那是CNN的时代，架构也是以CNN/LSTM为主要的target，当时测试benchmark都是ResNet50，SRAM容量是绰绰有余的 但是进入LLM时代，单个TSP计算卡230MB SRAM就显得不够看了，一个LLAMA 70B模型的参数量占内存就相当于3000个ResNet50，再加上因为上下文long context日益膨胀的KV cache，scale out就成了唯一的出路 于是一个70B模型的推理就需要576卡的集群，采用16个Pipeline并行 （PP）和36个tensor 并行 （TP），80层的大模型切成16级流水pipeline串行，每级横向5层MLP分给36个卡并行推理 16级流水pipeline串行（PP），每级流水到下级流水的通信overhead延迟就要 X16。实测中PP和TP之间的通信延迟占据了80%以上的总延迟，特别是PP延迟，占据了50%以上的总延迟，通信延迟成为了主要瓶颈 Groq计算卡对decode阶段的memory bound很友好，但是片上巨大的SRAM也挤压了compute的面积，导致prefill阶段耗时很高。融入Nvidia产品线之后，Groq产品完全可以扬长避短，只做自己擅长的decode部分，避免prefill阶段的短板 Nvidia带来的最重要的提升，可能是通过工艺的提升，以及hybrid bonding技术(类似AMD 3D V-Cache)，扩大Groq LPU SRAM的容量，比如光是14nm到3nm的工艺提升，SRAM就能从230MB扩大到500MB，如果以后引入3D SRAM，容量还能翻倍 SRAM变大之后，原来576个LPU能完成的70B模型推理，现在只需要256个LPU了。猜测也许可以用32个tensor并行 X 8 个流水pipeline串行，pipeline interconnect延迟能直接减半。 所以Nvidia能带来的主要提升可能是，通过扩大SRAM的容量，减少scale out卡数，从而减少通信延迟时间，提高token速度 —-------------------------------------------- Groq的SRAM路线专用产品进入Nvidia产品线，引出了第三个问题： SRAM路线会颠覆HBM路线吗？ 不会。 SRAM路线本质上是用十倍的成本换几倍的速度，只能适用于一部分愿意为低延迟付出高额溢价的市场。AI硬件市场的主旋律仍然是比拼TCO(total cost ownership)成本 做一个简单的成本核算就清楚了 以LLAMA 70B模型为例，算上KV cache，Groq需要576张计算卡组成集群。Groq计算卡零售价大约是每颗2万美元(groq CEO说实际售价远低于，那就按2000美元算)，576卡就是超过110万美元的硬件成本。而2张H100就能跑同样的模型，成本不到10万美元。成本差距是一个数量级。 Groq于是转而卖token服务，Groq的API定价确实便宜，但这是因为两个原因叠加： 第一，Nvidia的GPU云服务商通常在硬件成本上加倍的margin卖出去； 第二，Groq自己是在亏钱运营的。2025年全年，Groq用LPU做大模型推理、对外卖API的业务，营收大约4000万美元，成本却是6000万美元，毛利-50%。Groq的便宜token价格不是因为SRAM的经济性更好，而是因为VC在补贴。 那么有人愿意为速度付溢价吗？ 有。 Claude Opus 4.6 Fast模式就是一个很好的市场信号：输出速度提升2.5倍，定价直接从$5/$25涨到$30/$150 per million tokens，6倍的价格，估计是牺牲了batch带来的速度提升。 所以这部分市场是真实存在的，SRAM路线在这里有它的生态位。 但这个生态位有多大？要看ML workload的分类。不同的workload对硬件的侧重点要求差距巨大： 推理的Prefill阶段对带宽要求低但算力要求高，推理decode阶段则是反过来。R&R(Ranking & Recommendation)对算力和带宽要求都不高但对存储的容量要求巨高 （见附图） 对延迟敏感的推理workload，decode阶段对Memory bandwidth要求高，是SRAM路线的优势领域（图中红色线），主要是real time/interactive LLM：chat、copilot、agent这类需要实时响应的场景。 特别是reasoning model，SRAM路线带来的极致体验是很夸张的：H100要两三分钟跑完一reasoning，cerebras十秒就搞定了 这部分注重极致推理速度的市场有多大，我暂时没有找到一个详尽的调研，看到一个Hyperscaler的说法目前是10%左右 但是agentic flow workload，常用的agentic框架做profiling，比如SWE-Agent, LangChain, Toolformer，CPU最长可以占到90%的E2E端到端延迟，throughput瓶颈也更多的卡在CPU, 这些加起来通常远大于单次decode的延迟，SRAM路线速度优势被削弱。 而更大体量的workload：batch inference、offline processing、ranking、recommendation对延迟没有那么敏感，throughput和cost per token才是唯一的指标。这部分市场SRAM路线完全没有成本上的竞争力 H100/B200相当于大巴车，装的人多(batch processing)，每个人的车票钱很便宜，但是慢悠悠。 Groq/cerebras相当于是法拉利，极致的速度体验，但是装的人少，人均票价是大巴车十倍甚至以上。 长期来看，SRAM的成本劣势是结构性的，不会随时间收敛。6T SRAM cell天然比1T1C DRAM cell贵，这是物理决定的，和工艺无关。而且SRAM scaling已经慢了下来，从N5到N3E，SRAM单元面积几乎没有缩小 即便是速度优势，SRAM路线的缺陷在于访问速度已经接近工艺极限，很难跨代提升。特别是HBM的速度每代都在指数上升的情况下，SRAM 80T/s的速度优势很难长久维持。十年前这个路线刚刚兴起的时候，SRAM速度比HBM快了两个数量级简直是降维打击，但现在的速度差已经不到一个数量级(Rubin HBM4 22TB/s)，再过十年，两者的速度可能拉不开差距了。 所以结论很清楚：SRAM不会颠覆HBM，但它在低延迟、低batch、实时推理这个细分市场里有不可替代的价值。但长远来看，随着HBM速度指数上升的背景下，SRAM优势也会逐渐慢慢越小。 —-------------------------------------------- 写到这里，也许我们可以把这些碎片拼凑出Nvidia收购Groq之后计划的下一步雏形： 异构推理的新时代开启了 以后的推理workload本身已经分化，无法再用单一架构的最优点覆盖，体系结构最重要的是tradeoff，是尺度范围。一个架构形态在合理的tradeoff以及特定workload下可能惊为天人，用多个架构形态去迎合不同种类的workload，就是异构计算的思想 2026 GTC的最大主题，就是异构推理的系统化。推理不会由单一硬件统一完成，而会被拆成 几个部分： 控制和调度/agent runtime层交给Vera CPU 针对long context的prefill交给CPX (Content Phase aXcelerator，一个专门为prefill的compute bound特性设计的计算模块) 小模型/低延迟/low batch decode交给SRAM路线的Groq LPU，256块LPU集群 高吞吐/高并发batch decode，HBM GPU仍然是主力 以及可能会被忽略的ICMS：inference context memory storage, kv cache已经是核心基础设施，以前的异构更多是计算异构，现在的异构已然延申到了缓存异构memory hierachy heterogenity(似乎改名成了CMX: context memory storage) LPU和GPU的分工，更可能成为 inference stack 里两个不同的tier，小模型/低延迟/low batch都交给LPU，长context/high batch交给HBM GPU 目前CPX什么方式和LPU/GPU连接还尚不清楚，整个工作流程大概是，CPU做控制和调度，CPX Prefill 跑完得到几十 GB 的 KV Cache， 分配到 Groq LPU阵列SRAM，或者分配到HBM GPU，开启Decode流程 其实还有一种更大胆的猜想：如果引入speculative decoding，那么LPU完全可以跑通常尺寸较小的草稿模型，在LPU上速度极快，HBM GPU作为主力去验证草稿模型即可，这样的异构推理结构，可以让token rate大大加速，在某些场景下翻倍也是没问题的（比如代码任务模式固定，小模型很容易猜对语法，所以加速效果很好） 当 Nvidia 的眼光越过GPU，走向整个 Agentic 流程的系统级优化时，追赶它的难度已经不在一个单一维度了。以前 Nvidia 步子迈得大，靠的是 GPU 架构和参数的单点暴力跃升；而现在，随着CPX，LPU，ICMS加入异构推理，它是从“数据中心即一台计算系统”的系统视角出发，从Agentic flow的角度做底层的异构编排。 无论是系统的复杂度，还是软件栈的工作量(Dynamo/ICMS/CMX)，Nvidia 迈出的这一大步，直接把竞争门槛从“做出一颗好芯片”拉高到了“定义一整套异构系统来做普适加速计算解决方案“ —------------------------------------------------------- 不由得感慨，每一次计算范式的改变，半导体都会带来一波新的startup热潮，但当软件/应用形态逐渐收敛，最后还是变成了大厂通过收购把功能做大做全，参数做的更高，系统深度整合的更好更全面，成本更低，功耗和跑分更优秀，让startup慢慢失去独立生存的空间 比如移动互联网时代早期，也是群雄并起，有做AP应用处理器，独立基带芯片的，ISP的，GPU的各种小公司。但最后的赢家，都是从到后来把GPU，ISP，modem全都做进SoC，并且完成系统级整合的异构计算平台。 苹果收购PA semi的CPU，英飞凌的modem，掏空Imagination的GPU；高通收购ATI的mGPU，Atheros的Wifi，Nuvia的CPU，CSR的蓝牙/DSP，都是典型例子 异构推理的复杂度越来越高，能做系统级整合的公司会更有优势，这和移动SoC时代的逻辑一模一样。AI时代nvidia收购arm(失败)，收购Mellanox，收购groq，只是这个新历史轮回的开始

如果你持有 $GOOGL 2026 Google I/O值得关注，主Keynote将在太平洋时间5月19日上午10点开始，Pichai和Demis Hassabis的演讲关注点如下: 1. Gemini AI重大升级(最重磅看点) 可能发布Gemini 4.0或重大重构:统一多模态模型、更大上下文窗口、界面刷新，以及创意工具(Veo视频生成、Lyria音乐)的更新。 Remy等Agentic助手：24/7后台运行的个人代理，能自主规划日程、处理邮件等，减少用户干预。 搜索（Search）升级：更强的Personal Intelligence、Agentic功能和Live模式全球推送。 2. Android XR与智能眼镜 Google已确认将在I/O上预览Android XR智能眼镜，这是继概念阶段后首次展示实体产品，可能与Samsung合作。重点是AI增强的AR体验、Gemini整合，以及开发者工具。预计会成为硬件亮点之一。 3. Googlebook与Aluminum OS(新笔记本平台) Googlebook:全新高端笔记本系列(与Asus、Dell、HP等合作），基于Aluminum OS(Android + ChromeOS融合版），专为Gemini Intelligence设计。在本次I/O上可能有更多细节、定价或发布窗口。目标是打造AI优先的PC体验。 4. Android 17与生态更新 部分功能已在Android Show公布(如Gemini Intelligence整合、3D表情等），I/O会聚焦开发者API、on-device AI优化、Android Auto增强，以及跨设备无缝体验。强调AI-First智能手机和平台级支持。 5. 其他开发者与产品看点 开发者Keynote(5月19日下午1:30 PT):AI编码工具、生产力提升、跨平台(Android XR、Googlebook、Auto)新API。Chrome、Workspace、Cloud的Gemini整合；Dialogues环节讨论AI未来。 可能有Pixel/Wear OS/Hardware的间接提及，但硬件重心在XR和Googlebook。

长鑫科技更新科创板 IPO 招股书，项目在补充财务资料后正式恢复审核。这家国内产能最大的 DRAM（动态随机存取存储器，即内存芯片）研发制造企业拟募资 295 亿元，投向产线改造与前瞻技术研发。 招股书原件显示了极其剧烈的利润跨度：长鑫在 2023 与 2024 年共亏损超 282 亿元，于 2025 年扭亏。而绝对的反转发生在 2026 年第一季度——公司单季营收达 508.00 亿元（同比暴增 719.13%），净利润直接拉升至 330.12 亿元（归母净利润 247.62 亿元）。 公司将这轮业绩暴涨归因于全球算力需求激增、DRAM 供不应求及合约价的大幅上涨。长鑫预计 2026 年上半年营收 1100 亿至 1200 亿元，净利润 660 亿至 750 亿元；不过这组未经审计的数据并不构成业绩承诺。 产品路线上，长鑫已完成从 DDR4/LPDDR4X 到 DDR5/LPDDR5X 的代际覆盖，高毛利的 DDR5 在 2025 年快速放量。据 Tom’s Hardware 报道，长鑫展示的 DDR5 芯片已达到 8000 MT/s 速率与单颗 24Gb 容量，正式切入全球高端速率区间。 招股书还显示，长鑫 2025 年前五大客户销售占比降至 39.85%，客户集中度继续下降。 同时此次 IPO 展现出极高的保密防御姿态：长鑫不仅成为科创板首单适用「预先审阅」机制的项目，还将前五大供应商全部以「供应商A」、「供应商B」代码掩码，仅披露采购品类与金额。

我在 MIT 的最大感受之一就是，世界就是个巨大的草台班子。今天又深深体验了一次。 这学期我上了一门关于 AI Agents 的课，需要分小组做项目(老师说偏好 infra 而不是应用层)。受我之前那个 LLM 连 vibrator 的项目启发，加上我对硬件本身有兴趣，我本来是想做一个protocol（协议）或中间层，让 AI Agents 能连接和控制大多数硬件。刚好另外一个MIT本科生也想做类似的事情，他知道了我的vibrator项目后邀请我一起做，不过我最后深思熟虑后放弃了做这个项目，最后选择了另一个偏应用层的比较水的项目。（因为我也不在意成绩了且最后没找到我既感兴趣且觉得有前景的项目） 我放弃做这个我原本很有兴趣的方向的原因是：我认为它既没有什么商业价值，也没有任何的技术含量/护城河。 但是今天我们这个课程的demo day上，这个项目在现场众多VC投资人和评委的评分下，得了第一😂。 我当时放弃继续做这个方向的的判断理由如下： 这件事可以拆成两类设备来看 —— 消费级和工业级。 消费级设备这块没有技术含量，且连接它们并没有带来价值。绝大多数消费电子走的都是公开协议，美国已经有像 Home Assistant 这样成熟的 APP 把市面上能连的东西都连了。我那个 vibrator 之所以要逆向工程，是因为它走的是私有 BLE 协议，不在任何公共标准里 —— 这反而是少数情况。常见的消费级设备根本不需要 LLM 来"理解协议"，直接调现成的库就行。所以就算你用 agent 把这些连起来，也基本没有创造多少任何额外价值，因为问题已经基本被解决了。 工业级设备这块，那情况就复杂了，学校项目根本做不完。每个设备的协议、接口、控制逻辑都不一样，你要么砸大量钱去买很多设备一个一个跑通，要么直接和厂家对齐 —— 这两件事一个学期的课程项目都不可能做到。 我当时也考虑过：或许作为一个课程项目，只实现四五个设备的连接，或者只说服四五个厂家，其实够交差了（没想到人家只跑通一个不难连的设备就直接交差lol）。但长远看，我觉得这事儿也不适合我自己创业 —— 我自己的硬件背景和产业资源并不强，不具备让大多数厂家都使用我定义的 protocol 的能力，或者至少我不是最适合做这件事的人。而且我认为未来这些硬件厂家，自己就会把自家设备做得更方便让ai agents连接和控制，所以也无需通过一个第三方的中间层或者协议。 退一步说，就算我是适合组局做这件事的 founder，这个"连接"到底解决什么场景下的具体问题、带来多少价值、谁来付费? 我当时和那个本科生聊，他说这个东西主要面向 开发者，可能让开发者付费 —— 但如果真是这样，我很怀疑开发者是否会愿意为这样的东西付费，所以我认为这个前景是比较有限的。 但我没想到的是，仅仅跑通一个设备，真的就可以宣传成“能够把AI agents和所有/通用硬件连接起来的协议”（universal hardware control ）然后拿到第一。 他们最后做的是：在一个开源教育机械臂(SO-ARM101)上，做了三件事 ：给它加了个 AI 能调用的接口，加了个出错能自动重启的脚本，加了个摄像头让 AI 看看自己有没有做错。这个机械臂的底层 SDK，Hugging Face 的 LeRobot 团队早就封装好了，Python 一行就能调用。 但他们把这个东西包装成 "Universal agentic hardware control"，配了一个稍微有点科技感的landing page，然后就把VC们和评委们唬的一愣一愣的，拿到了最高档评价。 这世界果然是个巨大的草台班子。