Macro_Lin(@LinQingV):华为今天发布的”韬（τ）定律”，核心命题是用”时间缩微”替代”几何缩微”，通过逻辑折叠、3D堆叠、die间高密度互联来持续提升晶体管密度，绕开先进制程卡脖子的问题。说实话，技术层面没有新东西。就是周日我刚发过的3DIC、先进封装、Chiplet异构集成那套路线，台积电SoIC/CoWoS、Intel Foveros/EMIB、三星X-Cube、长存的Xtacking都在做同样的事。区别在于华为是被制裁逼到这条路上的，现在回过头来给它起了个名字，上升到”定律”的高度。😂 既然上升到了“定律”的高度，相关的设备和耗材将继续向好。3DIC路线越被产业界认可，先进封装的资本开支就越大。混合键合设备、TSV刻蚀和电镀设备、ABF载板、underfill材料、CMP研磨垫、CMP浆液、硅片，用于Chiplet的高密度RDL和micro-bump工艺，这些环节的需求曲线又被这轮叙事再加速一次。包括那些下游的先进封装厂，盛合晶微、通富、长电。

2026.05.25 08:15

华为今天发布的”韬（τ）定律”，核心命题是用”时间缩微”替代”几何缩微”，通过逻辑折叠、3D堆叠、die间高密度互联来持续提升晶体管密度，绕开先进制程卡脖子的问题。说实话，技术层面没有新东西。就是周日我刚发过的3DIC、先进封装、Chiplet异构集成那套路线，台积电SoIC/CoWoS、Intel Foveros/EMIB、三星X-Cube、长存的Xtacking都在做同样的事。区别在于华为是被制裁逼到这条路上的，现在回过头来给它起了个名字，上升到”定律”的高度。😂 既然上升到了“定律”的高度，相关的设备和耗材将继续向好。3DIC路线越被产业界认可，先进封装的资本开支就越大。混合键合设备、TSV刻蚀和电镀设备、ABF载板、underfill材料、CMP研磨垫、CMP浆液、硅片，用于Chiplet的高密度RDL和micro-bump工艺，这些环节的需求曲线又被这轮叙事再加速一次。包括那些下游的先进封装厂，盛合晶微、通富、长电。