Agent 用久了以后，难点会变成稳定、可控、可复盘 ECC 做的是 agent harness performance optimization system 面向 Claude Code、Codex、OpenCode、Cursor 这些工具 README 里写到 61 agents、246 skills、dashboard GUI、operator workflows、optimization skill pack 和 status snapshots GitHub 现在约 194k stars，今天新增 1.9k stars。已经在搭多 agent 工作流的人，可以拆一下它的 skills、memory、安全和 benchmark 做法。 仓库地址：

我看了一下@ycombinator 今年的项目，基本上都是 1. FDE/Router + Vertical Application： 模型router → 针对某个具体场景做优化 → 接入业务 workflow → 用数据反馈继续优化。 初创公司卖模型，初创公司都是中转站。 2. Router + LLM Optimization / Infra： 跟上一类不一样，这种是解决大模型调用本身的问题：routing、cost、latency、eval、observability、prompt optimization、fine-tuning、inference 等。 比如说 @WorkWeave 这个产品，他们说自己是AI to understand and then route engineering work。最开始的产品更像是 AI-native engineering analytics：接 GitHub / PR / Claude / Cursor 等工程数据，然后用模型分析： 工程师到底完成了多少工作 哪部分代码是 AI 写的 AI coding tools 有没有真正提高 productivity AI 花了多少钱、ROI 怎么样 哪些任务 AI 做得好、哪些做得不好 后面他们这个方向跑到最后发现还是需要模型聚合能力，他们就往一个中转站走了，然后发布了weave router。 他们分析 各种企业的Claude Code workload 后称，大约 60–70% requests 是比较简单的 completion，这些任务用便宜的 open-source model 可以做到相近效果，而成本可能只有约 1/40。 Coding request → Weave classifier/router → 判断任务难度 → 选择模型。 所以拆解一下这家公司就是做Router + Vertical Coding 场景，Weave 这种模式比单纯做一个LLM中转站 Router 更值得借鉴，先找到一个 token spend 巨大、任务高度重复、而且不同任务对模型能力要求差异巨大的 vertical，尤其是coding场景，然后做它的 intelligent routing layer。 所以我感觉年初做中转站的经验虽然没有给我个人带来什么经济收益，但是确实积累了很多实战技能，比如说如何从零到一搭建中转站，如何做FDE，挨个建群解决用户的api问题，比如我自己搭画布接seedance。 往后来看这种经验太值钱了，以后的ai startup都会是这个形态。

推荐这份清单，几个新出的 TTS 和实时语音工具。 首个专门的开源 TTS 模型来了，WebRTC SDK 也开源了——从模型到基础设施，都有东西在动。 Voice Agent 领域的几个新发布和工具。 1. Qwen3-TTS（新） 阿里 Qwen 团队发布的开源 TTS 模型。目前细节不多但值得标记——Qwen 系列在语音方向上的第一个专门 TTS 模型，不再是通用 LLM 的附加功能。 GitHub： 2. MOSS-TTS / MOSS-TTS-Nano OpenMOSS 团队发布的两个 TTS 模型。Nano 版本主打轻量和本地部署，适合嵌入式和边缘设备场景。 GitHub： 3. LLMRTC — 开源实时语音/视觉 Agent SDK 纯 TypeScript 的开源 SDK，用于构建实时语音和视觉 AI agent。基于 WebRTC，直接支持浏览器端和 Node.js。适合想自己搭建类似 ChatGPT Voice Mode 或 Gemini Live 体验的开发者。 GitHub： 4. Building Enterprise Realtime Voice Agents from Scratch 一篇从零构建企业级实时语音 Agent 的技术教程。覆盖了 WebRTC 信令、STT 选型（Whisper vs Deepgram vs 自建）、LLM 延迟优化、TTS 流式输出、以及生产环境的断线重连和状态恢复。 5. Voice Agent Latency Optimization 最佳实践 社区维护的语音 Agent 延迟优化指南。核心发现：端到端延迟的主要瓶颈往往不在模型推理，而在 audio chunking 策略和 VAD（Voice Activity Detection）参数调优。一个常被忽略的优化点是服务端音频缓冲区大小——默认 20ms 的帧长在某些网络条件下会导致不必要的等待。 GitHub：voice-agent-examples #VoiceAgent# #TTS# #WebRTC#

再次推荐 Google Engineering & DevRel Leader @addyosmani 重磅开源的 Agent Skills (69.7✨)，把资深工程师的生产级工程纪律，固化为 AI Agent 可机械执行、强制验证、跨工具复用的工作流 Agent Skills: Production-grade engineering skills for AI coding agents. 它要解决什么问题？ AI Coding Agent 的默认行为是"走最短路径"——跳过规格、跳过测试、跳过安全评审，给出能跑但不可靠的代码。Agent Skills 的立论是：质量不靠提醒出来的，要靠强制流程托底的。它把"什么时候写规格、测什么、怎么评审、何时发布"这类隐性工程判断，固化成 Agent 必须遵循的步骤。 顶层架构：六阶段生命周期 DEFINE → PLAN → BUILD → VERIFY → REVIEW → SHIP /spec /plan /build /test /review /ship 8 个 slash 命令作为入口，分别对应一个阶段，自动激活对应 Skills。Skills 也会按上下文自动触发（写 API → api-and-interface-design，写 UI → frontend-ui-engineering）。/build auto 在一次批准后自动跑完计划与实现，但每个任务仍独立测试、独立提交、遇险即停。 24 个 Skills 的分布 1. Meta - 1 个 using-agent-skills（路由，决定该用哪个技能） 2. Define - 3 个 interview-me、idea-refine、spec-driven-development 3. Plan - 1 个 planning-and-task-breakdown 4. Build - 7 个 incremental-implementation、test-driven-development、context-engineering、source-driven-development、doubt-driven-development、frontend-ui-engineering、api-and-interface-design 5. Verify - 2 个 browser-testing-with-devtools、debugging-and-error-recovery 6. Review - 4 个 code-review-and-quality、code-simplification、security-and-hardening、performance-optimization 7. Ship - 6 个 git-workflow-and-versioning、ci-cd-and-automation、deprecation-and-migration、documentation-and-adrs、observability-and-instrumentation、shipping-and-launch 几个值得点名的设计取向 · doubt-driven-development：对抗性"新上下文复盘"，CLAIM → EXTRACT → DOUBT → RECONCILE → STOP，可选跨模型升级。这是该仓库比较有原创性的一项，针对高代价/不可逆决策。 · source-driven-development：框架决策必须挂在官方文档上，要引源、要标注未验证项。直接对治 LLM 编造 API。 · deprecation-and-migration 把"代码即负债"单列为技能，配套强制 vs 建议性弃用模式与僵尸代码清除——很少见但有工程味。 · Google 工程文化底蕴：Hyrum's Law（API）、Beyonce Rule 与测试金字塔（测试）、变更尺寸约 100 行 + 评审速度规范（评审）、Chesterton's Fence（简化）、主干开发（git）、Shift Left 与 feature flag（CI/CD）。来源明确标注自《Software Engineering at Google》与 Google 工程实践指南。

🧵 后端/基建开发推荐阅读的十篇论文 别只背八股了，很多面试题就是这些论文里的工程问题被压缩成的问答。 推荐按顺序读，强烈建议边读边画图/做笔记。 1️⃣ RocksDB： 看懂工业级 KV 存储怎么演进 RocksDB 这篇不是讲单个算法，而是讲一个 KV 存储在大规模生产环境里，优化重点怎么从写放大、空间放大一路转到 CPU 利用率。 Evolution of Development Priorities in Key-value Stores Serving Large-scale Applications: The RocksDB Experience 2️⃣ WiscKey： 理解为什么要把 key 和 value 拆开WiscKey 的核心是把 LSM-tree 里的 key 和 value 分离，减少 I/O 放大，尤其适合理解 SSD 时代 KV 存储的设计取舍。 WiscKey: Separating Keys from Values in SSD-conscious Storage 3️⃣ Vertical Paxos： 把主从同步放进共识算法里看很多高可用方案看起来只是“注册中心 + 主从同步”，但 Vertical Paxos 提供了更底层的解释框架。 Vertical Paxos and Primary-Backup Replication 4️⃣ PacificA： 工程里的强一致复制协议PacificA 讲的是日志型分布式存储系统里的复制框架，重点不是抽象共识理论，而是故障、恢复、对账这些工程细节。 PacificA: Replication in Log-Based Distributed Storage Systems 5️⃣ SWIM： 服务发现别只会说注册中心SWIM 把故障检测和成员变更传播拆开，用随机探测 + gossip 传播，解决大规模节点下全量心跳扛不住的问题。 SWIM: Scalable Weakly-consistent Infection-style Process Group Membership Protocol 6️⃣ TiDB： Raft 怎么落到 HTAP 数据库里TiDB 这篇讲 multi-Raft、行存、列存副本和 learner，适合看 Raft 怎么服务事务和分析混合负载。 TiDB: A Raft-based HTAP Database 7️⃣ Paxos vs Raft： 别把二者理解成口水战这篇用相同术语比较 Paxos 和 Raft，结论很实用： 二者整体方法接近，核心差异主要在 leader election。 Paxos vs Raft: Have we reached consensus on distributed consensus? 8️⃣ Paxos 和 Raft 的形式化映射： 把学术优化搬到工程系统上海交大这篇建立了 Paxos 和 Raft 的形式化对应关系，还讨论如何把 Paxos 优化迁移到 Raft。 On the parallels between Paxos and Raft, and how to port optimizations 9️⃣ PolarFS： 高性能共享存储里的 ParallelRaftPolarFS 为 PolarDB 做低延迟共享存储，里面提出 ParallelRaft，用乱序 I/O 能力突破 Raft 严格串行带来的吞吐限制。 PolarFS: An Ultra-low Latency and Failure Resilient Distributed File System for Shared Storage Cloud Database 🔟 X-Engine： 双 11 级 OLTP 存储引擎X-Engine 是阿里的 OLTP 存储引擎方向，适合看电商峰值流量下，存储层怎么做写入、压缩、缓存和冷热数据管理。 X-Engine: An Optimized Storage Engine for Large-scale E-commerce Transaction Processing

就在 Cloud Next 2026 上，Google开源了一个官方 Agent Skills 仓库 解决的问题是：人来进行google生态的调试和各种流程时出现的各种问题 13 个 skill给你覆盖率google生态常见的教程，让你的ai更懂google，但凡你用到google生态，都值得进行收藏 仓库地址： 安装就一行：npx skills install 兼容 Claude Code、Gemini CLI、Cursor、Codex、Antigravity，基本上主流的 AI 编程助手全覆盖 其中内置13个skill，主要分三大类 第一类：Basics —— 产品操作手册（7 个） 让 agent 学会怎么用某个具体的 GCP 产品，包含命令、SDK 初始化、Terraform 配置、IAM 权限，该踩的坑都标出来了 ① gemini-api ：调 Gemini 模型的全套操作 ② bigquery-basics：BigQuery 数仓全流程。 ③ alloydb-basics ④ cloud-sql-basics ：托管 MySQL/PostgreSQL/SQL Server。 ⑤ cloud-run-basics ： Services:HTTP 触发，gcloud run deploy Jobs：定时/事件触发的批任务 Worker Pools：常驻后台（Kafka/Pub/Sub/RabbitMQ） ⑥ firebase-basics ：移动/Web 后端初始化。 ⑦ gke-basics ： K8s 运维能遇到的场景全覆盖了 第二类：Recipes —— 跨产品任务流程（3 个） 不是教你用某个产品，而是帮你跑通一个完整的多步骤流程，agent 会先问你几个澄清问题，再给方案 ⑧ google-cloud-recipe-onboarding ：新人首次上 GCP 的全流程：开账号 → 领 $300 免费额度 → 建 project → 绑 billing → 装 gcloud 跑 init → 启用 API → 选 Cloud Run / Compute Engine / Cloud Storage 部署第一个资源 → 验证 ⑨ google-cloud-recipe-auth ： 认证授权的决策树。先问 4 个问题（谁在认证 / 代码跑在哪 / 目标是什么 / 用什么 SDK），然后给方案 ⑩ google-cloud-networking-observability ：网络问题排障。分析 VPC Flow Logs、Cloud NAT、防火墙日志、威胁日志 第三类：WAF —— 架构体检清单（3 个） 对标 Google Cloud Well-Architected Framework，拿原则去给你的架构打分，agent 变成架构评审员 ⑪ google-cloud-waf-security ： 安全评审。7 大原则（security by design、zero trust、shift-left、preemptive defense、AI 安全用、用 AI 做安全、合规） ⑫ google-cloud-waf-reliability “ 可靠性评审。9 大原则：用户体验导向、SLO、冗余、横向扩展、可观测性、优雅降级、故障测试、数据恢复、blameless postmortem ⑬ google-cloud-waf-cost-optimization ： 成本评审。4 大原则 + 8 项 checklist：标签做成本归因、按 project 设预算告警、用 Recommender 做 rightsizing、清理闲置、优先 managed service、存储分层

FEL：马斯克重新定义 EUV并开启太空芯片制造 马斯克最近一句“FEL FTW”，让 Free-Electron Laser（自由电子激光器，FEL）重新进入半导体行业视野。 市场很容易把这件事理解成“马斯克要造自己的 ASML”，但这可能并不是最准确的框架。 FEL 首先不是一种全新的光刻原理，而是一种新的 EUV 光源。如果这条路线最终进入 Terafab，它真正挑战的可能不是整台 ASML EUV scanner，而是过去二十多年 EUV 产业形成的一个基本架构：每台 scanner 配备自己的 LPP 光源。 FEL 更激进的可能性，是把 EUV 光源从 machine-level component 变成 fab-level infrastructure。 1、从锡滴到电子束 今天 ASML EUV 的核心波长是 13.5 nm。产生这种光的方法非常复杂：高功率激光每秒数万次击中高速飞行的微小锡滴，把锡瞬间变成高温等离子体，再从等离子体辐射中收集 13.5 nm EUV。这就是 LPP，Laser Produced Plasma。这里有巨大的工程问题：锡滴变成超高温 plasma然后才能产生 EUV。 但过程中必须处理：锡碎屑、collector污染、hydrogen plasma、镜面寿命、清洁、热负荷…… 这本身就是 ASML/Cymer 二十多年积累起来的一座巨大技术壁垒。ASML甚至长期与大学研究团队合作解决氢等离子体环境、锡清洁和组件寿命问题。 FEL 完全不同。电子枪产生电子束，加速器把电子加速到接近光速，再让电子穿过周期性磁场组成的 undulator。电子不断摆动并逐渐形成 microbunching，最终产生高度相干的电磁辐射。通过设计电子能量和 undulator，可以直接产生 13.5 nm EUV。 所以两条路线解决的是同一个问题：怎样大量、稳定地产生 13.5 nm 光子。LPP 的答案是“激光+锡等离子体”；FEL 的答案是“相对论电子束+加速器”并以此绕过锡等离子体的巨大工程技术壁垒，并还能增加EUV photon throughput。 2、FEL 最大的赌注是功率 EUV 光源功率直接影响曝光速度、光刻胶剂量和 scanner throughput。LPP 已经从早期几瓦一路发展到数百瓦，并正在向千瓦级推进。但继续提高功率越来越困难。更多激光能量意味着更极端的锡等离子体、更大的 collector 热负荷、更严重的污染和更复杂的系统可靠性问题。 FEL 的长期诱惑在于数千瓦甚至 10 kW 级 EUV。公开的 FEL-EUV 研究已经讨论过这种量级。这里必须区分“理论/工程设计目标”和“半导体量产能力”：今天并不存在一台 10 kW FEL 在先进晶圆厂里稳定量产芯片。但如果这种光源最终实现，它提供的就不只是“比 LPP 多一点光”，而可能是一个数量级不同的技术路线。 FEL 的优势也不仅是功率。它可以提供高度相干、窄频谱、可控偏振的辐射，没有 LPP 那套锡滴、锡碎屑和等离子体污染问题。某些偏振模式甚至可能改善极小尺寸图形的成像对比度和 process window。换句话说，FEL 不只是更大的灯泡，而可能是一台更强、更干净、更可控的 EUV photon engine。 代价也非常明显：它把“锡滴地狱”换成了“粒子加速器地狱”。 电子枪、RF、加速腔、磁铁、undulator、超高真空、beam control、energy recovery、冷却和控制系统，每一项都可以成为新的工程瓶颈。今天 LPP 最大的优势不是物理原理漂亮，而是已经经过数十亿小时级别的产业学习和大规模晶圆生产验证。FEL 最大的问题也不是能不能产生 EUV——答案早已是能——而是能不能把一个粒子加速器变成 semiconductor-grade manufacturing infrastructure。 3、Terafab 改变了 FEL 的经济学 如果目标是制造一台设备卖给 TSMC，FEL 的体积和复杂度是巨大劣势。但如果目标从“造一台光刻机”变成“从零设计一座超大型 AI 晶圆厂”，问题就完全不同。 传统架构大致是： Scanner A + LPP A Scanner B + LPP B Scanner C + LPP C Scanner D + LPP D FEL 更激进的架构可能是： 10 kW Central FEL → EUV Beam Distribution → Scanner A / B / C / D / E…… 这意味着不再试图把一个粒子加速器塞进光刻机，而是直接把整个晶圆厂建在粒子加速器周围。FEL 从一台机器的 component，变成整个 fab 的 utility，类似电力、超纯水和中央气体供应系统。 这可能正是 Terafab 与 FEL 结合最有想象力的地方。巨大的 accelerator 不再是单台 scanner 必须承担的固定成本，而可以由十台甚至更多 scanner 分摊。一套价值数亿美元甚至更高的 FEL，如果能够稳定向大量 scanner 提供数千瓦 EUV，其单位曝光成本可能完全不同。 4、长期看，FEL 甚至比传统光刻机更适合成为“太空半导体工厂” FEL 本身具有几个天然适合太空的特征。首先是高真空。电子束和 EUV 本来就需要真空环境，太空至少在外部环境上与这套系统高度兼容。其次是规模。地面建设一公里级 accelerator 意味着土地、建筑、隧道、地基和振动隔离；轨道大型结构如果未来能够低成本模块化部署，“很长”本身未必是最致命的问题。第三是机械环境。太空不存在传统地震和地面振动， 因此轨道 FEL 比轨道先进晶圆厂更容易想象。当低成本重型运输、机器人自主建设维修和高度自主 AI fab 同时成熟以后，“Orbital FEL Terafab”更可能从科幻式工程概念变成真正可以计算 ROI 的工业方案。 5、RSI 是 FEL 最值得关注的变量 这可能是整件事情最重要、也可能是最终让马斯克下定决心的因素。 AI 对成熟 LPP 和 FEL 都有帮助，但边际价值可能非常不同。LPP 已经经历二十多年极端工程优化。剩余问题越来越集中于 collector 寿命、热负荷、锡污染、材料耐久性、光刻胶和精密制造。这些问题 AI 可以帮助优化，但越来越受到现实材料和制造能力限制。 FEL 仍然拥有巨大的未搜索设计空间。Electron gun、beam energy、emittance、RF phase、bunch compression、magnetic optics、undulator geometry、energy recovery、beam distribution 和反馈控制形成一个极其复杂的高维系统，而且其中相当大一部分可以通过 Maxwell equations、particle dynamics 和 accelerator physics 在计算机里模拟。 这恰好是科研 AI 最容易产生巨大杠杆的领域。 过去是工程师提出一个方案，跑 simulation，修改参数，制造 prototype，再测试。未来可能是 AI 生成十万种 architecture，用 surrogate model 初筛，再通过高精度 physics simulation 搜索 Pareto frontier，最后只制造最有希望的几十种设计。 AI 的价值还不仅在设计。FEL 最大的工业问题之一是稳定性：RF phase、beam energy、magnet current、temperature 和 beam position 的微小漂移都可能最终变成 wafer 上的 CD variation。FEL 本质上也是一个巨大的实时高维控制系统，而这正是 advanced AI control 最可能发挥作用的地方。 能力不断增强的ai，会让FEL开发建设循环变成： AI 设计 FEL Gen 1 → 制造 → 自动采集 beam/wafer 数据 → AI 找到 simulation-to-reality gap → 修改 accelerator、undulator 和 control → FEL Gen 2 → 更多数据 → FEL Gen 3。 这也解释了为什么 FEL 在 RSI 时代可能比过去任何时候都值得重新评估。没有 AI，挑战拥有二十多年工业学习曲线的 LPP 是一个极其困难的命题。有了越来越强的科研 AI，FEL 大量尚未解决的问题恰恰属于 AI 最容易压缩的“simulation + search + optimization + control”空间。 因此，马斯克看好FEL，其底层的最重要的逻辑其实是： 当 AI 芯片需求扩大一个数量级、科研 AI 开始参与硬件设计、晶圆厂走向 Terafab 规模以后，FEL架构，相比今天以独立 scanner + 独立 LPP source 为核心的 EUV 架构，更可能会是最优解！

华为τ scaling定律营销策略，无非是more than moore的广义摩尔定律的另一种说法而已 作为芯片架构师，我更感兴趣的，还是芯片密度提升，ppt上41%能耗提升和12.7%性能提升，到底是怎么实现的 看完了论文，感觉华为这次创新，本质上是用设计复杂度高 + 高制造成本 + 超前散热，一定程度弥补了工艺差距 ----------------- 1. 华为芯片堆叠带来的等效密度提升，是虚假宣传还是真的，是不是工艺突破？有没有实打实的好处？ 等效密度提升的来源，是两片芯片用hybrid bonding技术绑在一起，投影面积理论上能减小一半，但第一代不是全芯片双层折叠，而是选择性折叠关键logic，所以只有大概53%的芯片面积实现了折叠(密度155->238)，等到后面几代折叠面积会逐渐增大，到2030年接近全折叠（密度155->292） 这2026第一代等效密度从 2025 年 155 MTr/mm² 跳到 2026 年 238 MTr/mm²，时钟频率也提升了12.7%，功耗比提升41%，表面上看似乎和工艺突破没有什么区别，但有一点重要区别就是leakage power华为从头到尾没有提，只要工艺节点不变，gate leakage、junction leakage 不会因为 3D stacking 自动改善 2030年到2031年的等效密度突变，大概率是来自于2层堆叠到3层堆叠，正如2025到2026年的等效密度突变，时钟频率突变，来自单层到2层折叠 所以从leakage没提这个事来看，这个2031年等效1.4nm，和工艺节点上的突破没有联系。 本质上是用设计复杂度高 + 高成本 + 超前散热 + 超前部署advanced packaging，一定程度弥补了工艺差距 ----------- 那么这样看起来虚假的等效密度提升，有用处吗？好处在哪里？ 有的，设计上topology折叠，原来要跑几毫米的水平走线，折叠后变成了几十微米。降低了super buffer/bus的长度，降低了clock tree的深度（clock depth -42%、clock wire -28%），clock skew也带来了改良(-25%)，这对动态功耗的改善是实实在在的。部分critical path的缩短，也让时钟频率的上升更容易 所以ppt roadmap上performance的提升，从2025年到2026年上升了12.7%，大部分都是来自于时钟频率的上升（12.7%） 所以好处基本上是topology拆分电路逻辑设计上带来的提升 既然没有实质上的工艺提升，华为芯片堆叠带来等效密度提升的trade off代价在哪里？ 三个代价：散热超前发展，设计复杂度高，制造成本变高 最大的代价就是热密度的同步上升，理论上logic on logic都是CPU execution发热最严重的区域，这部分折叠起来相当于功耗密度直接翻倍，但算上41% power efficiency改善，功耗密度仍只比非堆叠方案高40%左右。所以第一代只能对最关键的部分做折叠，大概只占全芯片面积的53%。 所以散热技术也被逼的超前发展，直接上毫米级的MEMS风扇，做micro-cooling fan。 另外的代价就是设计复杂度的变高，critical path的折叠，哪个部分的logic能折叠，折叠之后又会带来从前端到后端的巨大变化要推翻重来 现有的所有EDA工具也不可能支持3D topology，论文自己也承认，full-scale LogicFolding需要全新的3D-native EDA toolchain，把多层stacked dies当作单一连续设计实体处理。哪些logic能折叠、折叠后的inter-die timing closure怎么做，Physical Design（PD）也是难点 制造成本也会更高，被迫超前部署advanced packaging封装，1.5~2um的hybrid bonding + logic on logic都是很有挑战需要显著更高的成本 以前一层wafer做一次光刻；现在两层wafer分别做光刻再bonding，加上hybrid bonding的overlay控制（论文要求<0.5μm）、TSV、KOZ keep-out zone、冗余修复、良率乘法损失，每颗芯片的制造成本和测试成本都要显著上升 -------------------------- 2. Tau scaling这个说法，scaling的到底是什么，这个scaling技术路线是不是一次性的design topology红利？潜力如何？持续进步的空间在哪里？ τ Scaling的核心主张是：用时间常数τ替代几何线宽作为全栈优化目标，在器件、电路、芯片、系统四个层级分别压缩特征延迟 公式本身没有任何新物理。"关注瓶颈延迟"是所有架构师都在做的事情。整个行业都知道互联RC是延迟瓶颈，TSMC每一代工艺都在用low-k dielectrics/semi-damascene等手段降RC。把一个众所周知的优化方向包装成"定律"是显然的营销宣传手段，本质是More than Moore的广义摩尔定律的另一种说法 抛开marketing，华为目前所谓RC delay的改善，本质上是芯片堆叠之后，topology距离缩短，让匹配的effective RC都变小，不是RC工艺常数 至于scaling的意思，是能持续发展的一条roadmap。这里的持续改善路径指的是，全芯片堆叠的层数越来越多，从25~30年的2层堆叠，到31年开始的3层堆叠，以后甚至会考虑4层堆叠 第一代折叠技术甚至不是全芯片双层折叠，而是选择性折叠关键logic，所以只有大概53%的芯片面积实现了折叠(密度155->238)，等到后面几代折叠面积会逐渐增大，到2030年接近全折叠（密度155->292）。2031年的roadmap之所以会出现一个阶跃，就是因为那是从2层折叠到3层折叠的时间点。 但需要注意的是，这个scaling方法的边际效应是逐渐缩小的，折叠成双层的收益是100%，2->3层的收益就只有50%，如果2035年再从3->4层堆叠，收益就只有33%了 另外随着堆叠层数变高，上面说到的三个挑战，散热，设计复杂度，成本，都是越来越大 --------------------- 3. 华为的芯片堆叠，是不是TSMC/AMD已经有的hybrid bonding技术？华为做到的是cache on logic，cache on cache，还是logic on logic，logic on logic最大的散热问题是怎么解决的？ 是已经有的技术没错，但同时也是把现有技术指标做到了领先也是真的，3D堆叠本身不是新技术，TSMC的hybrid bonding量产还是6um，华为论文给出Kirin 2026的hybrid bonding pitch是1.5μm 我在刚刚看到华为的堆叠消息之后，第一反应也是怀疑和AMD的3D V cache类似，它主要把 SRAM cache 叠在 已经有的L3 cache 区域上，通常会避免直接堆在最热的 CPU execution logic 上，就是避免散热问题，毕竟SRAM 的功耗密度和热点特性与high-activity logic 不一样，如果最热的logic on logic堆叠，散热恐怕会碰到困难 但看了更多数据之后，clock buffer -56%、clock depth -42%、clock wire -28%，这些只有在core内部的clock distribution被重构时才可能发生。纯SRAM stacking不会碰core内部的clock tree。另外如果只是cache on cache，大概率是不需要单独MEMS微型风扇额外散热的，证据普遍都指向logic on logic方式 华为这个技术的精妙之处在于，logic on logic 折叠之后热密度并没有翻倍，而是因为topology的好处，能耗下降了30%，这样热密度只上升了40~50% 而第一代没有完全把整个最热的execution logic 100%堆叠起来，论文也明确说selectively applied along key critical paths，只是大概53%有选择性关键路径会堆叠起来，可能颗粒度都没有那么好，只是IP堆叠在IP上，那么热密度上升也许能维持在20%以内 但这条道路继续前行，超前发展的散热就成了必然，现在是MEMS微型毫米级的主动散热风扇，紧贴处理器传导效率高，和华为手机一样，散热堆料特别足，而且技术领先同行。 以后怕是要把HBM7/8的微流道散热技术提前用起来了，毕竟HBM7/8要上24+层堆叠，华为很可能要在提前用上下个世代的散热技术了 ------------------------- 4. 从架构角度来说，最重要的问题，华为41%的power efficiency（能耗比）提升，到底是怎么实现的？为什么AMD的3D V cache没有这么大的提升？ 首先确定41%的定义。论文只说"SoC performance-core power efficiency improved by 41%"，没有给出benchmark名称、Voltage/Freq点、温度条件、功耗边界。但PPT roadmap上有一个关键线索：ISO-Power Performance的数字，2025年是2.75，2026年是3.1，提升12.7% 这个时钟频率提升12.7%完全一致，可以理解为，同功耗的性能提升是12.7%，绝大部分是时钟频率提升带来的 至于能耗比上优化的猜测是，LogicFolding缩短critical path → 在固定Vdd下Fmax从2.75GHz提升到3.1GHz → 这意味着在原来的2.75GHz频率下，有了约12.7%的timing headroom → 这个空间在iso-performance模式下可以换成更低的Vdd 另外的能耗比的提升，可能也来自于电路折叠之后，cache hit latency的下降。从业界经验来看，一般L2/L3 cache hit latency下降10%，CPU整体性能会有至少5%的提升 ppt里显示SRAM latency下降30%，估计会有一部分转化为cache hit latency的下降 AMD的3D V cache没有这么大的提升，主要是因为AMD的底层logic die并没有重新设计，3D cache的延迟latency不仅没有减小反而加大，只是增加了cache大小，收益不如latency下降那么明显。 另一方面，clock skew的下降,critical路径变短，造成电路timing变好，意味着华为可以使用更低的vdd（猜测甚至能低7~8%），以及路径缩短所带来的RC的下降(考虑到clock buffer -56%、wire -28%、SRAM pJ/bit -24%这些数字，比如C_eff下降10~15%合理)，再加上clock tree的整体缩短和下降，确实是有可能在部分Voltage/Freq点做到同性能下，做到30%的功耗下降的，而30%的功耗下降换算过来就是41%的power efficiency 对比苹果和高通，每一代手机芯片在iso-power下单核性能一般提升10-20%，iso-performance下功耗一般降30-40%，这是V/F曲线的特性决定的，所以从经验上来说，数字是对的上的。 所以这个power efficiency（能耗比）的提升，从现有的数字上来说可以从topology推导出来是合理的，可能真的和工艺节点没有太大关系 ---------------------------- 5. 这个技术路线有没有可复制性，其他家会不会效仿？ 短期内不会大规模效仿，因为性价比和风险收益比来说不好。长期来看，这个方向所有人都在走，只是名字不一样 华为做LogicFolding的根本驱动力是制裁，工艺节点被卡在7nm，只能在封装，散热，和设计层面想办法弥补。华为也为此付出了不小的代价：散热成本，设计复杂度，以及制造成本更高（包括良率）。这是一个被逼出来的路线，不是一个自然选择 其他玩家在用TSMC就能做到正常的经济迭代，是没有必要冒着这个风险，去超前迭代散热技术和设计复杂度的 长期来看，Intel的Foveros、TSMC的SoIC、AMD的MI300的3D stacking都在朝同一个方向走。如果继续追最先进节点的经济性持续恶化，那么"固定一个成熟节点+3D topology optimization"的路线会越来越有吸引力 散热方面，MEMS微型风扇和微流道也会成为未来HBM散热的主流 ------------------- 总结一下，华为这次的创新，绝对是值得尊重的，在制裁环境下，用极高的设计复杂度和成本，在一个被锁定的工艺节点上大胆重新设计，榨出了一次大的topology红利，虽然它有天花板。每多加一层的边际收益递减（堆叠1->2层, 2->3层, 3->4层，提升百分比变小），leakage无法解决，散热越来越难，3D EDA工具链更是全新的挑战。 但这个Tau scaling不是一条可以走十年的指数增长路径，每次爬完一个台阶，下一个台阶更难爬，而且台阶更矮收益更小，华为以后想缩小差距，还得再想想靠什么其他的路线