这条狗 🐕❤️ 这是来自佛罗里达州可可警方（Cocoa PD）的布莱恩·桑托斯警官和他的 K9 搭档凯拉。他们从 2018 年起就是一支团队。 令人印象深刻！

纪念高善文君—— 薪火微茫处的时代挽歌/文/楼上楼 一 中华民国……不，这已是公元二零二六年的七月了。当噩耗穿越紧闭的屏幕与冰冷的数字网络，陡然砸向这片在酷暑与焦虑中沉默的土地时，我正枯坐在喧嚣的资本市场的边缘，感受着一种近乎窒息的空洞。张雪峰的骤然倒下，高善文君的遽然离世，接踵而至的死亡讯息如同一道道冰冷的闪电，将这本就晦暗的夜空撕扯得支离破碎，把无数如达叔这般冷眼观世的人，生生吓了一跳。指点江山者戒，敢作直言者殒，这究竟是怎样一个令人战栗的年份？ 高善文君的突然去世，于几天前被大家所知。有人喟叹，有人默哀，亦有人冷嘲热讽，但在这一片纷繁的喧哗声中，真正货真价实的一位学者，却已经永远闭上了他的眼睛。高博一生，以敢说、敢下判断、战绩惊人而著称于世。在当下这个唯唯诺诺、顾左右而言他的公共话语场里，他讲了几句真话，便成了公众所能给予的最高褒奖。这本身是高君的骄傲，却未尝不是这个时代的莫大悲哀。我沉重地铺开纸张，唯有做一下他的观点总结，算是对他最后的缅怀。我无意流泪，因为在真正的悲哀里，眼泪是多余的。 二 高君之死，是极其突然且惨烈的。那吞噬他生命的，是外周T细胞淋巴瘤（PTCL）中的血管免疫母细胞亚型（AITL）——在全世界血液学界都被公认为“难治之王”的绝症。五年生存率仅在百分之三十左右，极易产生耐药，复发后的生存期甚至要以“月”来计算。高博士在留给世界的绝笔信中详细披露，他自二零二五年一月便已出现早期症状，中间却历经了长达十个月的诊断波折。十个月啊！在癌细胞疯狂在全身广泛扩散的每一秒里，官僚式的迟钝、医疗资源的错配，将最黄金的救治时间无情挥霍。直到年底在香港最终确诊并明确亚型时，大势已去，多轮常规化疗与免疫PD-1治疗皆在顽固的多药耐药性前折戟沉沙。当时机退缩到极小的边缘，纵是寻遍日、美乃至内地最顶尖的医疗技术，也无法在已形同枯槁的脏器功能上重塑奇迹。时机之残酷，莫过于此。 然而，比肉体消亡更令我无法忘却的，是高君留给这个世界那庞大、清醒而又深邃的思想灰烬。在这一堆灰烬中，有三个观点，如同漫漫黑夜中的灯塔，不仅曾指引了无数在迷雾中夜行的投资者，更深深烙印在我的记忆中。 其一，是他关于消费之重要性的终极关怀。高君曾反复申明：所有经济活动的终极目的，是让人们过上更美好的生活，消费活动应该是所有经济活动最终极目的。这本是一个几乎接近于常识的真理，但在很长一段时间里，我们的机器却在疯狂地为了生产而生产，为了投资而投资，甚至将劳动者的克制与匮乏视为某种体制的优势。高君将目光重新拉回到“人”的本身，他明白，没有消费的繁荣，一切高楼大厦与数字增长都不免沦为毫无生气的沙丘。倘若经济增长的代价是让具体的人在焦虑中捂紧钱袋，那么这种增长便失去了其合法的终极意义。 其二，是他关于市场底部判断的冷峻准则。在历次的公开演讲中，他的那一句话让无数在股海中浮沉的灵魂引为圭臬：“合理的价格并不是底部，显著的背离和低于合理价格才能形成底部。底部形成的时候，空方永远是多数派的，多方永远是胆战心惊的。”高君深谙人性的懦弱与群体性疯狂。当熊市的铁蹄践踏过每一寸尊严，合理的估值往往会被恐慌轻易踩在脚下，唯有当价格跌到荒谬的背离状态，跌到连最坚定的多头都开始战战心惊、空方彻底统治战场时，真正的血色底部才会悄然浮现。这不仅是对金融市场的技术拆解，更是对人类非理性行为的心理学侧写。 其三，则是他对于中国GDP实际增长率的深刻洞察。我至今仍清晰地记得，高君对二零二三年中国GDP实际运行状况的剖析，那是穿透了重重宏观数据迷雾、直击经济底层水温的真知灼见。当年我执掌兴健基金做2023年度财富论坛的投资演讲时，便曾毫无保留地借鉴并引述了他对于二零二三年GDP实际趋势的观点。正是凭借着他那套剔除了水分与虚饰、基于微观实感与因果逻辑的研究框架，我们才得以在那个充满变数与犹疑的十字路口，看清宏观趋势的真实流向，不至于在乐观的幻觉或悲观的盲动中迷失。高君的研究，是真正能够为实战者披荆斩棘的武器。

生物学研究正迎来一个类似“AlphaZero”的转折点。 随着 扎克伯格夫妻创办的Biohub 推出蛋白质生物学的“世界模型”——ESMC 与 ESMFold2，我们正式告别了依赖人工标注的传统路径，进入了计算驱动自学习的生物发现新时代。 蛋白质是生命活动的“执行者”，被誉为生命的分子机器。它们在生物体内的地位几乎等同于电子系统中的硬件与软件的结合。 现代医学中，绝大多数药物的“作用位点”都是蛋白质。 长期以来，蛋白质结构预测严重依赖实验室测定出的已知结构标签。Biohub 的这套系统颠覆了这一范式，它通过“自监督学习”直接从约 28 亿条自然序列中“领悟”生物学： 模型通过类似“完形填空”的任务，学习了氨基酸之间的化学规律、折叠规则和演化逻辑。它不需要人类预先告诉它“这段序列对应什么结构”。 研究发现，模型内部独立演化出了对催化基序（如 nucleophilic elbow）等生物学抽象概念的理解，展现出了超越序列本身的物理洞察力。 就像 AlphaZero 通过自我对弈掌握围棋本质一样，ESMFold2 通过大规模缩放（Scaling Laws）掌握了蛋白质折叠的底层逻辑。 当预测速度快到能在一天内生成数万个候选设计时，实验室验证就从“盲目筛选”变成了“目标验证”。Biohub 团队证实，AI 设计的抗体在肿瘤学关键靶点（如 EGFR, PD-L1）上已展现出纳摩尔级别的亲和力，并获得了冷冻电镜（Cryo-EM）的结构验证。 ESM的成功再一次告诉我们，只要存在大规模、标准化的演化/博弈序列，且闭环反馈速度足够快，Scaling Law 就持续有效。 这一范式极有可能在以下领域复刻成功： 材料科学： 晶体结构与电子能带的逆向设计，本质上就是材料的“折叠”问题。 微观市场动力学： 价格波动与订单流序列，可类比蛋白质的博弈机理。 复杂供应链与工艺： 将生产参数流视为“代谢路径”，自动识别产能失稳的“工艺基序”。 团队协作建模： 分析协作流（Information Flow），找出决定团队效能的“社交基序”。 对于市场一直在寻找的ai应用，这可能就是真正的应用方向 --- 将物理世界的复杂系统转化为“计算任务”，并通过极短的闭环反馈，加速系统的自我迭代。

华为τ scaling定律营销策略，无非是more than moore的广义摩尔定律的另一种说法而已 作为芯片架构师，我更感兴趣的，还是芯片密度提升，ppt上41%能耗提升和12.7%性能提升，到底是怎么实现的 看完了论文，感觉华为这次创新，本质上是用设计复杂度高 + 高制造成本 + 超前散热，一定程度弥补了工艺差距 ----------------- 1. 华为芯片堆叠带来的等效密度提升，是虚假宣传还是真的，是不是工艺突破？有没有实打实的好处？ 等效密度提升的来源，是两片芯片用hybrid bonding技术绑在一起，投影面积理论上能减小一半，但第一代不是全芯片双层折叠，而是选择性折叠关键logic，所以只有大概53%的芯片面积实现了折叠(密度155->238)，等到后面几代折叠面积会逐渐增大，到2030年接近全折叠（密度155->292） 这2026第一代等效密度从 2025 年 155 MTr/mm² 跳到 2026 年 238 MTr/mm²，时钟频率也提升了12.7%，功耗比提升41%，表面上看似乎和工艺突破没有什么区别，但有一点重要区别就是leakage power华为从头到尾没有提，只要工艺节点不变，gate leakage、junction leakage 不会因为 3D stacking 自动改善 2030年到2031年的等效密度突变，大概率是来自于2层堆叠到3层堆叠，正如2025到2026年的等效密度突变，时钟频率突变，来自单层到2层折叠 所以从leakage没提这个事来看，这个2031年等效1.4nm，和工艺节点上的突破没有联系。 本质上是用设计复杂度高 + 高成本 + 超前散热 + 超前部署advanced packaging，一定程度弥补了工艺差距 ----------- 那么这样看起来虚假的等效密度提升，有用处吗？好处在哪里？ 有的，设计上topology折叠，原来要跑几毫米的水平走线，折叠后变成了几十微米。降低了super buffer/bus的长度，降低了clock tree的深度（clock depth -42%、clock wire -28%），clock skew也带来了改良(-25%)，这对动态功耗的改善是实实在在的。部分critical path的缩短，也让时钟频率的上升更容易 所以ppt roadmap上performance的提升，从2025年到2026年上升了12.7%，大部分都是来自于时钟频率的上升（12.7%） 所以好处基本上是topology拆分电路逻辑设计上带来的提升 既然没有实质上的工艺提升，华为芯片堆叠带来等效密度提升的trade off代价在哪里？ 三个代价：散热超前发展，设计复杂度高，制造成本变高 最大的代价就是热密度的同步上升，理论上logic on logic都是CPU execution发热最严重的区域，这部分折叠起来相当于功耗密度直接翻倍，但算上41% power efficiency改善，功耗密度仍只比非堆叠方案高40%左右。所以第一代只能对最关键的部分做折叠，大概只占全芯片面积的53%。 所以散热技术也被逼的超前发展，直接上毫米级的MEMS风扇，做micro-cooling fan。 另外的代价就是设计复杂度的变高，critical path的折叠，哪个部分的logic能折叠，折叠之后又会带来从前端到后端的巨大变化要推翻重来 现有的所有EDA工具也不可能支持3D topology，论文自己也承认，full-scale LogicFolding需要全新的3D-native EDA toolchain，把多层stacked dies当作单一连续设计实体处理。哪些logic能折叠、折叠后的inter-die timing closure怎么做，Physical Design（PD）也是难点 制造成本也会更高，被迫超前部署advanced packaging封装，1.5~2um的hybrid bonding + logic on logic都是很有挑战需要显著更高的成本 以前一层wafer做一次光刻；现在两层wafer分别做光刻再bonding，加上hybrid bonding的overlay控制（论文要求<0.5μm）、TSV、KOZ keep-out zone、冗余修复、良率乘法损失，每颗芯片的制造成本和测试成本都要显著上升 -------------------------- 2. Tau scaling这个说法，scaling的到底是什么，这个scaling技术路线是不是一次性的design topology红利？潜力如何？持续进步的空间在哪里？ τ Scaling的核心主张是：用时间常数τ替代几何线宽作为全栈优化目标，在器件、电路、芯片、系统四个层级分别压缩特征延迟 公式本身没有任何新物理。"关注瓶颈延迟"是所有架构师都在做的事情。整个行业都知道互联RC是延迟瓶颈，TSMC每一代工艺都在用low-k dielectrics/semi-damascene等手段降RC。把一个众所周知的优化方向包装成"定律"是显然的营销宣传手段，本质是More than Moore的广义摩尔定律的另一种说法 抛开marketing，华为目前所谓RC delay的改善，本质上是芯片堆叠之后，topology距离缩短，让匹配的effective RC都变小，不是RC工艺常数 至于scaling的意思，是能持续发展的一条roadmap。这里的持续改善路径指的是，全芯片堆叠的层数越来越多，从25~30年的2层堆叠，到31年开始的3层堆叠，以后甚至会考虑4层堆叠 第一代折叠技术甚至不是全芯片双层折叠，而是选择性折叠关键logic，所以只有大概53%的芯片面积实现了折叠(密度155->238)，等到后面几代折叠面积会逐渐增大，到2030年接近全折叠（密度155->292）。2031年的roadmap之所以会出现一个阶跃，就是因为那是从2层折叠到3层折叠的时间点。 但需要注意的是，这个scaling方法的边际效应是逐渐缩小的，折叠成双层的收益是100%，2->3层的收益就只有50%，如果2035年再从3->4层堆叠，收益就只有33%了 另外随着堆叠层数变高，上面说到的三个挑战，散热，设计复杂度，成本，都是越来越大 --------------------- 3. 华为的芯片堆叠，是不是TSMC/AMD已经有的hybrid bonding技术？华为做到的是cache on logic，cache on cache，还是logic on logic，logic on logic最大的散热问题是怎么解决的？ 是已经有的技术没错，但同时也是把现有技术指标做到了领先也是真的，3D堆叠本身不是新技术，TSMC的hybrid bonding量产还是6um，华为论文给出Kirin 2026的hybrid bonding pitch是1.5μm 我在刚刚看到华为的堆叠消息之后，第一反应也是怀疑和AMD的3D V cache类似，它主要把 SRAM cache 叠在 已经有的L3 cache 区域上，通常会避免直接堆在最热的 CPU execution logic 上，就是避免散热问题，毕竟SRAM 的功耗密度和热点特性与high-activity logic 不一样，如果最热的logic on logic堆叠，散热恐怕会碰到困难 但看了更多数据之后，clock buffer -56%、clock depth -42%、clock wire -28%，这些只有在core内部的clock distribution被重构时才可能发生。纯SRAM stacking不会碰core内部的clock tree。另外如果只是cache on cache，大概率是不需要单独MEMS微型风扇额外散热的，证据普遍都指向logic on logic方式 华为这个技术的精妙之处在于，logic on logic 折叠之后热密度并没有翻倍，而是因为topology的好处，能耗下降了30%，这样热密度只上升了40~50% 而第一代没有完全把整个最热的execution logic 100%堆叠起来，论文也明确说selectively applied along key critical paths，只是大概53%有选择性关键路径会堆叠起来，可能颗粒度都没有那么好，只是IP堆叠在IP上，那么热密度上升也许能维持在20%以内 但这条道路继续前行，超前发展的散热就成了必然，现在是MEMS微型毫米级的主动散热风扇，紧贴处理器传导效率高，和华为手机一样，散热堆料特别足，而且技术领先同行。 以后怕是要把HBM7/8的微流道散热技术提前用起来了，毕竟HBM7/8要上24+层堆叠，华为很可能要在提前用上下个世代的散热技术了 ------------------------- 4. 从架构角度来说，最重要的问题，华为41%的power efficiency（能耗比）提升，到底是怎么实现的？为什么AMD的3D V cache没有这么大的提升？ 首先确定41%的定义。论文只说"SoC performance-core power efficiency improved by 41%"，没有给出benchmark名称、Voltage/Freq点、温度条件、功耗边界。但PPT roadmap上有一个关键线索：ISO-Power Performance的数字，2025年是2.75，2026年是3.1，提升12.7% 这个时钟频率提升12.7%完全一致，可以理解为，同功耗的性能提升是12.7%，绝大部分是时钟频率提升带来的 至于能耗比上优化的猜测是，LogicFolding缩短critical path → 在固定Vdd下Fmax从2.75GHz提升到3.1GHz → 这意味着在原来的2.75GHz频率下，有了约12.7%的timing headroom → 这个空间在iso-performance模式下可以换成更低的Vdd 另外的能耗比的提升，可能也来自于电路折叠之后，cache hit latency的下降。从业界经验来看，一般L2/L3 cache hit latency下降10%，CPU整体性能会有至少5%的提升 ppt里显示SRAM latency下降30%，估计会有一部分转化为cache hit latency的下降 AMD的3D V cache没有这么大的提升，主要是因为AMD的底层logic die并没有重新设计，3D cache的延迟latency不仅没有减小反而加大，只是增加了cache大小，收益不如latency下降那么明显。 另一方面，clock skew的下降,critical路径变短，造成电路timing变好，意味着华为可以使用更低的vdd（猜测甚至能低7~8%），以及路径缩短所带来的RC的下降(考虑到clock buffer -56%、wire -28%、SRAM pJ/bit -24%这些数字，比如C_eff下降10~15%合理)，再加上clock tree的整体缩短和下降，确实是有可能在部分Voltage/Freq点做到同性能下，做到30%的功耗下降的，而30%的功耗下降换算过来就是41%的power efficiency 对比苹果和高通，每一代手机芯片在iso-power下单核性能一般提升10-20%，iso-performance下功耗一般降30-40%，这是V/F曲线的特性决定的，所以从经验上来说，数字是对的上的。 所以这个power efficiency（能耗比）的提升，从现有的数字上来说可以从topology推导出来是合理的，可能真的和工艺节点没有太大关系 ---------------------------- 5. 这个技术路线有没有可复制性，其他家会不会效仿？ 短期内不会大规模效仿，因为性价比和风险收益比来说不好。长期来看，这个方向所有人都在走，只是名字不一样 华为做LogicFolding的根本驱动力是制裁，工艺节点被卡在7nm，只能在封装，散热，和设计层面想办法弥补。华为也为此付出了不小的代价：散热成本，设计复杂度，以及制造成本更高（包括良率）。这是一个被逼出来的路线，不是一个自然选择 其他玩家在用TSMC就能做到正常的经济迭代，是没有必要冒着这个风险，去超前迭代散热技术和设计复杂度的 长期来看，Intel的Foveros、TSMC的SoIC、AMD的MI300的3D stacking都在朝同一个方向走。如果继续追最先进节点的经济性持续恶化，那么"固定一个成熟节点+3D topology optimization"的路线会越来越有吸引力 散热方面，MEMS微型风扇和微流道也会成为未来HBM散热的主流 ------------------- 总结一下，华为这次的创新，绝对是值得尊重的，在制裁环境下，用极高的设计复杂度和成本，在一个被锁定的工艺节点上大胆重新设计，榨出了一次大的topology红利，虽然它有天花板。每多加一层的边际收益递减（堆叠1->2层, 2->3层, 3->4层，提升百分比变小），leakage无法解决，散热越来越难，3D EDA工具链更是全新的挑战。 但这个Tau scaling不是一条可以走十年的指数增长路径，每次爬完一个台阶，下一个台阶更难爬，而且台阶更矮收益更小，华为以后想缩小差距，还得再想想靠什么其他的路线

【过去24小时A股舆情热点话题】 1. **国产芯片全面爆发** — 5月6日盘前热度最高，英伟达确认受美国对华芯片出口管制影响，在中国AI加速器市场份额已降至零。国产替代加速，昇腾、寒武纪、海光等国产芯片需求井喷。4月底字节跳动抛出56亿美元采购单，锁定约35万颗国产芯片，创国内历史纪录。韩国4月半导体出口同比飙升173.5%，连续13个月刷新月度纪录。 2. **算力租赁迎政策拐点** — 5月2日中卫云基地数据中心绿电直供50万千瓦光伏电站正式投运，我国首个大规模"算电协同"绿电供应项目落地，东数西算工程实现从沙漠风光电到数字算力的直连直通，里程碑意义。 3. **商业航天持续发酵** — 上海商业航天海上发射技术有限公司成立，注册资本11亿。长征十号乙、朱雀三号可回收火箭年内发射。SpaceX上市倒计时，全球进入新一轮"太空圈地运动"。 4. **光模块CPO技术路线升级** — 1.6T高速光模块进入大规模放量之年，DPC陶瓷基板成为最紧缺材料。富乐德等厂商产能爆发。OCS全光交换成为新热点，芯动联科等低位标的受挖掘。 5. **Agent时代CPU价值回归** — 英特尔Q1业绩超预期，Q1营收136亿美元。Agent系统多步工作流、工具调用与任务调度直接落在CPU上，CPU从数据中心"配角"回归核心调度地位。 6. **通州特区立法落地** — 5月1日《北京城市副中心条例》正式生效，首次以立法形式确立副中心为北京第二个核心区，赋予通州近似"经济特区+行政特区"功能。城建发展等标的受益。 7. **AI算力芯片产能爆发** — 三安光电光通讯DFB/EML/FP芯片月产能达12KK，PD/APD芯片月产能40KK，外延片月产能从2750片提升至6000片，6英寸外延全球前三。 8. **CPU涨价潮持续** — Intel和AMD服务器CPU涨幅达10-20%，Q3或再迎新一轮涨价。国产CPU龙芯、海光等迎来替代机遇。 9. **先进封装国产化加速** — 国产高性能AI推理芯片约300万张需要2.5D先进封装，昇腾、寒武纪、海光等一线厂商份额160-170万张。通富微电、长电科技等封装厂受益。 10. **存储芯片周期反转** — 美股存储概念股逆市走强，美光科技涨超6%，闪迪涨近6%，均创历史新高。韩国KOSPI指数涨5.12%创新高，SK海力士涨12.5%。

这是比任何 @base 更新、任何合作、任何产品发布都更重要的举措 谁赢得了 meme，谁就赢得了分发。而谁赢得了分发，谁就赢得了一切。@solana 明白这一点。@HyperliquidX 也明白这一点。coinbase 的 CEO 把他的 pfp 改成 memecoin，是他终于也明白了这一点 meme 是让你让人们在乎的方式。在乎的人们会成为用户。用户会成为建设者。建设者会形成一个生态系统。一切都从注意力开始，而 meme 是加密货币中最廉价的注意力 但这里是诚实的部分 @brian_armstrong，这件事不能搞砸 @base 已经消耗了惊人的信任量。那些拉盘砸盘。jesse 的币。社区见证了多次“这次在 @base 上不一样”的周期，每次都跟着完全相同的 p&d 剧本 如果 $BRIAN 从 CEO 本人那里得到 PFP 待遇，然后图表因为没人跟进而归零，我不认为人们会回来，尤其是 @RobinhoodApp 和 @vladtenev 支持 meme 之后。信任已经很薄弱了。再一次失误，@base 就会成为人们解释为什么不在 L2 上交易时引用的链 这要么是 base 终于得到它的文化币并扭转链的时刻，要么就是最后的机会被浪费了 机会是巨大的。犯错的余地是零 别搞砸这一次。来吧。 @cobie