Scaling Law的下一个：Power Scaling Blackwell之后，AI服务器进入Power Scaling阶段。单GPU持续提升功耗，Rack正从几十kW快速迈向100kW、200kW，未来甚至可能达到300-500kW。未来几年，Power的重要性将持续提升。 目前市场普遍预计，Vera Rubin继续采用高性能SiC Rectifier，Rubin Ultra则有望进一步演进至Solid State Transformer（SST）架构。SST尚未得到官方确认，但整个产业已经开始围绕MVDC、中压供电以及高密度Power Architecture进行布局。真正重要的不是Rectifier还是SST，而是两条路线最终都指向同一个底层技术——SiC。 Rectifier完成AC/DC转换，SST进一步集成变压、隔离、双向功率流以及数字控制，更接近整个供电系统的平台升级。随着Rack功率不断提升，铜耗、转换损失以及动态响应开始成为新的约束，SST正是围绕这些问题演进。 SiC的重要性是，无论最终采用Rectifier还是SST，高压、高频、高效率的功率开关几乎都离不开SiC。 相比传统硅器件，SiC拥有更低的导通损耗、更低的开关损耗、更高的耐压能力以及更高的工作频率。当供电电压进入800V以上、单机柜功率进入数百kW之后，这些优势开始持续放大。 GaN和SiC经常被放在一起讨论，但它们解决的是不同的问题。SiC商业化的主流器件是SiC MOSFET，GaN商业化的主流器件则是GaN HEMT。未来最有可能形成明确分工：中压、高压、大功率转换采用SiC，板级、高频DC/DC转换采用GaN。两条路线长期更可能协同发展。 SiC份额提升，也意味着传统硅功率器件开始重新定位。目前硅功率器件主要包括IGBT以及Super Junction MOSFET。IGBT适合极高电压、大电流场景，目前仍广泛应用于轨交、工业驱动以及风电。Super Junction MOSFET通过超结结构显著降低导通电阻，长期成为服务器电源和工业电源的主流方案。 几十kW服务器时代，Super Junction MOSFET已经足够优秀。数百kW AI Rack时代，高压、高频、高效率开始成为新的优化目标，SiC逐渐进入价值量最高的供电环节。 AI数据中心的SiC需求更多取决于算力需求、电力基础设施以及Hyperscaler CapEx。这意味着行业周期可能比过去单纯依靠汽车市场更加稳定。 如果这一趋势继续发展，受益的将不仅仅是SiC器件公司。目前全球主要供应商包括Infineon、ON Semiconductor、STMicro、ROHM以及Wolfspeed。除Wolfspeed之外，大多数都是IDM。同一座Fab通常同时生产Si MOSFET、IGBT、模拟芯片以及SiC器件。 另一个重点是制造端。SiC虽然需要外延、高温退火等特殊工艺，但大量设备仍然沿用成熟制程平台，包括光刻、刻蚀、薄膜、CMP以及测试。未来如果8英寸SiC进入持续扩产周期，受益范围将进一步扩展到成熟制程设备、SiC外延设备以及衬底供应商，而不仅仅局限于器件企业。 接下来，值得持续跟踪的领先包括：NVIDIA是否正式导入SST，Hyperscaler是否开始部署MVDC，Vertiv、Delta、Schneider、Eaton是否推出下一代AI供电架构，Infineon、ON、ST是否开始单独披露AI数据中心收入，全球8英寸SiC Fab是否进入新一轮资本开支周期。 这些信号比短期销量更加重要。

Scaling Law正在被重新Scaling ---openai核心研究员最新论文《Learning Beyond Gradients》解读 过去几年，AI行业几乎默认更大的参数、更多的数据、更长的训练、更强的GPU，就是更强的模型，就是scaling law。 过去几个月，行业开始认为，更多的推理，更多的agent，就能完成更长时、更高价值的任务，就是更强的智能。 这构成了行业对scaling law的理解，而只要Scaling Law继续成立，模型就会不断逼近AGI。 最近的openai核心研究员翁家翌的一篇论文《Learning Beyond Gradients》，提出了一个全新的scaling维度：AI不一定只能通过梯度下降学习，也可以通过heuristic、policy、workflow、strategy、code generation不断修改自己的行为系统。 这是继agentic和harness之后，AI行业可能正在从“Scaling Model”，进入“Scaling System”的阶段一个最新的重要进展。 过去AI的能力飞轮，本质上是：更多数据→更大模型→更强能力→更多用户→更多数据。 但现在，论文要告诉我们的是，新的能力飞轮：更强模型→更强heuristic generation→更强runtime system→更强Agent能力→更多真实世界反馈→更强runtime evolution→反过来增强模型表现。 行业正在加速的从：智能 = weights。过度到：智能 = weights + runtime system。 LLM本质上是输入→Transformer→输出。 模型训练结束之后，能力基本冻结。学习主要发生在梯度下降、反向传播和weight update里。也就是说，learning = 修改参数。 LLM就像人类的大脑，参数就像脑细胞。但现实世界的大量复杂能力，其实并不完全来自参数。 就像人类文明真正强大的地方，也不仅仅是大脑本身。真正让文明爆炸的，是语言、文字、工具、数学、workflow、软件系统、组织结构、科学方法。这些本质上都是“外部heuristic system”。 《Learning Beyond Gradients》，的创新，在于它开始尝试把“学习”从参数空间里解放出来。过去是：reward → gradient → weights。现在开始变成：feedback → heuristic modification → runtime evolution。学习开始发生在program space，而不是parameter space。 heuristic，还有点像专家系统，但极大的增强了其能力：过去的专家系统，规则由人类写；现在，规则开始由LLM自动生成。这是在效率上的从量变到质化。 传统专家系统失败，并不完全因为“规则”方向错了，而是因为人类无法维护超大规模动态规则系统。过去写规则太慢、修改规则太贵、规则之间容易冲突、长尾case会爆炸、系统复杂度会失控，所以专家系统最终被深度学习取代。 但LLM的出现改变了这个约束。现在规则生成成本接近于0。模型不仅能生成规则、修改规则、删除规则、调试规则，还开始能自动生成workflow、tool graph、planner、memory strategy，甚至修复agent行为。 这意味着，AI开始能够修改自己的运行时系统。于是，越来越多能力开始从“模型本身”外溢到memory、planner、search、tool use、verifier、runtime orchestration这些系统结构里。 更大的模型 = 更强的AI，变成：更强的模型 × 更强的runtime system = 更强的AI。这会形成一个新的能力飞轮。 过去AI只有“模型scaling”。未来AI会开始出现：Model Scaling × System Scaling × Runtime Self-Improvement。 我们很可能正在从去年底的scaling law，迈入到现在的heuristic驱动的，结合agent和harness的scaling law的平方。 更重要的是，runtime system的增长现在其实才刚开始。今天很多Agent系统仍然非常早期。memory很弱、planner很弱、workflow persistence很弱、long-horizon task能力很弱，本质上还处于“DOS时代”。 但接下来，同一个基础模型，在不同Harness之下，实际能力可能相差几十倍。因为很多复杂任务的瓶颈，已经不是“模型会不会”，而是“系统能不能持续组织行为”。 这也是为什么，未来最重要的竞争，可能不再只是“谁的参数最多”，而是“谁最先形成：模型 + memory + tool ecosystem + heuristic runtime + self-improving harness”的闭环。 某种意义上，Transformer越来越像“认知内核”。真正的AGI，可能是围绕Transformer构建出来的runtime civilization、heuristic ecosystem、agent society、memory graph、self-improvement loop的组合体。 《Learning Beyond Gradients》最让我兴奋的地方，其实并不是“超越梯度”。而是它开始尝试：把Scaling Law本身，也变成一个可以被继续Scaling的系统。

τ Scaling Law, makes me τired 昨天有朋友问我：“韬定律，你怎么看？” 我一脸问号：“ 什么韬定律？我又错过了什么？” 朋友说：“ 就是华为的τ定律啊 ” 我更不解了：“ 华为的定律？ 定律……” 后来大概看了一下，发现这东西也没那么玄。 摩尔定律讲的是，把晶体管继续做小。 韬定律讲的是，尺寸做不动了，就从信号传输、芯片互连、系统架构里继续抠效率。 更准确一点说，它想用“时间缩微”去接替一部分“几何缩微”。 过去大家卷的是计算单元本身：晶体管更小，数量更多，频率更高，单位成本更低。 现在的问题变了，很多时候，是数据搬不过来，信号走得太远，模块之间互相等待，性能都浪费在路上。 这里有个很朴素的逻辑： 空间距离就是时间；时间就是能耗；能耗就是热；热就是频率上限；频率上限就是性能天花板。 所以韬定律抓住了一个真问题。 但真问题，不等于真定律。 “law”这个词会制造很高的预期。摩尔定律之所以能被叫作定律，是因为它背后有几十年的产业验证，有清晰的成本曲线、性能曲线和制造节奏。 韬定律目前更像一个 principle、methodology、roadmap。它是一条技术路线，不是一条自然法则。 它的价值在于，把制程追赶问题，改写成了系统效率追赶问题。先进制程追不上，就尽量通过架构、封装、互连、软件、系统协同，把一部分差距补回来。 这条路当然值得走。而且后摩尔时代，所有玩家都会走这条路。 问题在于，补偿终归是补偿。 你优化的部分如果不是主要瓶颈，宣传再大，实际收益也会很小。如果瓶颈确实在数据传输、片间互连、系统调度上，它可能很有用。如果差距来自制程、功耗、良率、成本、材料和设备本身，它就不可能凭空抹平。 所以“等效先进制程”这类说法，最容易误导。 等效什么？等效密度？性能？功耗？成本？还是某个特定场景下的吞吐？ 这些不说清楚，工程问题就会滑向宣传话术。 韬定律可以宣传，但不要神化。 韬定律不是摩尔定律的替代品，它更像摩尔定律失速后的补充路线。它把制程追赶问题，改写成系统效率追赶问题；这能改变竞争方式，但不能取消底层物理差距。

分析：scaling law的范式转移：scale-up、scale-out和scale-lean 过去两年，随着ai的发展，质疑scaling law的声音越来越多，但其实scaling law不但一直都在，而且还在不断增强。 如果我们稍微回顾一下历史，从 GPT-3 到 GPT-4，本质上都是在把模型做大——参数更多、数据更多、算力更强。这就是典型的 Scale Up。 但从 GPT-4 开始，大家开始越来越多地讨论“推理”。不是简单的生成，而是多步推理、链式思考、更复杂的问题拆解。 模型能力的提升，不再只是来自参数规模，而是来自推理过程本身的优化。这其实是一个很微妙但关键的变化：行业开始意识到，“怎么用模型”，和“模型有多大”，同样重要。 直到最近，像 OpenCLaw、AutoResearch 代表的agent生态开始大火，本质上已经不是在讨论模型本身了，而是在讨论一个系统。模型只是其中一部分，更重要的是任务如何拆解、如何调用工具、如何在多个步骤中反复执行和修正。 这时候，能力的提升，已经不再主要依赖模型本身，而是依赖结构。通过多次调用、流程编排、工具接入，把原本单点能力扩展成一个可以执行复杂任务的系统。这一阶段，其实就是 Scale Out。 但从推理和agetn生态开始跑起来之后，一个更现实的问题马上出现了：成本。 推理一旦复杂化，Agent一旦进入多步执行，调用次数是指数级增长的。推理成本迅速上升，延迟变得不可接受，底层的内存和带宽开始成为瓶颈。你会发现，问题已经从“能力不够”，变成了“跑不起”。 于是最近这段时间，越来越多的论文和工程实践，都开始研究如何降本增效。 比如 DeepSeek 之前的Engram，Google 最近的 TurboQuant，本质上是在做更极致的存储优化、压缩和效率提升 -- 在不显著增加算力的情况下，让系统变得更强、更便宜、更快。 我们可以把它叫做 Scale Lean。 把这三条路径综合起来，可能更能帮助我们把握行业未来的发展。 最早是 Scale Up 占绝对主导，大家都在拼模型大小。然后是 Scale Out 开始出现，系统能力逐渐成为新的增长点。再到现在，Scale Lean 开始变得越来越重要，因为它直接决定这些系统运行成本。 这三者不是替代关系，而是叠加关系。 更重要的是，Scale Up、Scale Out、Scale Lean 三条路径本身就是一个正反馈系统，它们会互相放大彼此的效果，从而加速整个AI进化。 模型变强（Scale Up），会让Agent系统更少出错、步骤更短、整体能力更稳定，从而放大Scale Out的效果； 而一旦系统复杂度上来，调用次数暴增，成本问题就会被迅速放大，这又反过来逼着整个行业去做效率优化，也就是Scale Lean。 等到效率真的被做下来之后，事情又会发生变化——更低的成本、更高的吞吐，会让更复杂的Agent系统变得可行，同时也让模型可以被更频繁地调用、训练和迭代，进一步推动Scale Up。 于是这三者之间形成了一种很典型的正反馈：Up让Out更强，Out逼Lean进化，Lean又反过来加速Up和Out。 AI的发展不再是单一变量的线性推进，而是一个多变量耦合的加速系统，一旦三个方向同时往前，整体能力的提升就很容易从“渐进式”变成“跳跃式”。 基于以上的讨论，我们可以得出一个结论，ai能力的增长速度，不但没有放缓，还在加速。 scaling law不但没有装墙，反而驶上了快车道。

生命科学ai的scaling 刚刚开始： 8月11日，UCLA/CNSI报道了UCLA生物工程教授Jason Zhang的重大突破：利用生成式AI从零设计自然界从未出现过的蛋白质序列，专门瞄准传统“不可成药”的无序蛋白（IDPs/IDRs）。 报道中称团队一次实验可测试约2万个AI生成的候选蛋白，用全新折叠的binder“强制”无序蛋白进入有序状态，从而打开治疗窗口。 这次突破意义重大：人类蛋白质组约30%–50%含有无序区域，传统药物几乎只覆盖有稳定口袋的结构化蛋白，仅覆盖人类蛋白质组的一小部分。 攻克无序靶点相当于打开另一半可成药空间，能阻断疼痛信号、溶解淀粉样纤维、干扰癌症通路，既可作为治疗候选，也可作为诊断与研究工具。 这标志着药物发现从“结构化少数”迈向“动态多数”的范式转变，有望为阿尔茨海默、帕金森、多种癌症等长期缺乏有效疗法的疾病带来新希望。 这是一次将药物发现从“结构化少数”扩展到“动态多数”的范式转变，显著拓宽了药物发现的疆域。 而生成式AI正是这样的转变的底层驱动。

华为τ scaling定律营销策略，无非是more than moore的广义摩尔定律的另一种说法而已 作为芯片架构师，我更感兴趣的，还是芯片密度提升，ppt上41%能耗提升和12.7%性能提升，到底是怎么实现的 看完了论文，感觉华为这次创新，本质上是用设计复杂度高 + 高制造成本 + 超前散热，一定程度弥补了工艺差距 ----------------- 1. 华为芯片堆叠带来的等效密度提升，是虚假宣传还是真的，是不是工艺突破？有没有实打实的好处？ 等效密度提升的来源，是两片芯片用hybrid bonding技术绑在一起，投影面积理论上能减小一半，但第一代不是全芯片双层折叠，而是选择性折叠关键logic，所以只有大概53%的芯片面积实现了折叠(密度155->238)，等到后面几代折叠面积会逐渐增大，到2030年接近全折叠（密度155->292） 这2026第一代等效密度从 2025 年 155 MTr/mm² 跳到 2026 年 238 MTr/mm²，时钟频率也提升了12.7%，功耗比提升41%，表面上看似乎和工艺突破没有什么区别，但有一点重要区别就是leakage power华为从头到尾没有提，只要工艺节点不变，gate leakage、junction leakage 不会因为 3D stacking 自动改善 2030年到2031年的等效密度突变，大概率是来自于2层堆叠到3层堆叠，正如2025到2026年的等效密度突变，时钟频率突变，来自单层到2层折叠 所以从leakage没提这个事来看，这个2031年等效1.4nm，和工艺节点上的突破没有联系。 本质上是用设计复杂度高 + 高成本 + 超前散热 + 超前部署advanced packaging，一定程度弥补了工艺差距 ----------- 那么这样看起来虚假的等效密度提升，有用处吗？好处在哪里？ 有的，设计上topology折叠，原来要跑几毫米的水平走线，折叠后变成了几十微米。降低了super buffer/bus的长度，降低了clock tree的深度（clock depth -42%、clock wire -28%），clock skew也带来了改良(-25%)，这对动态功耗的改善是实实在在的。部分critical path的缩短，也让时钟频率的上升更容易 所以ppt roadmap上performance的提升，从2025年到2026年上升了12.7%，大部分都是来自于时钟频率的上升（12.7%） 所以好处基本上是topology拆分电路逻辑设计上带来的提升 既然没有实质上的工艺提升，华为芯片堆叠带来等效密度提升的trade off代价在哪里？ 三个代价：散热超前发展，设计复杂度高，制造成本变高 最大的代价就是热密度的同步上升，理论上logic on logic都是CPU execution发热最严重的区域，这部分折叠起来相当于功耗密度直接翻倍，但算上41% power efficiency改善，功耗密度仍只比非堆叠方案高40%左右。所以第一代只能对最关键的部分做折叠，大概只占全芯片面积的53%。 所以散热技术也被逼的超前发展，直接上毫米级的MEMS风扇，做micro-cooling fan。 另外的代价就是设计复杂度的变高，critical path的折叠，哪个部分的logic能折叠，折叠之后又会带来从前端到后端的巨大变化要推翻重来 现有的所有EDA工具也不可能支持3D topology，论文自己也承认，full-scale LogicFolding需要全新的3D-native EDA toolchain，把多层stacked dies当作单一连续设计实体处理。哪些logic能折叠、折叠后的inter-die timing closure怎么做，Physical Design（PD）也是难点 制造成本也会更高，被迫超前部署advanced packaging封装，1.5~2um的hybrid bonding + logic on logic都是很有挑战需要显著更高的成本 以前一层wafer做一次光刻；现在两层wafer分别做光刻再bonding，加上hybrid bonding的overlay控制（论文要求<0.5μm）、TSV、KOZ keep-out zone、冗余修复、良率乘法损失，每颗芯片的制造成本和测试成本都要显著上升 -------------------------- 2. Tau scaling这个说法，scaling的到底是什么，这个scaling技术路线是不是一次性的design topology红利？潜力如何？持续进步的空间在哪里？ τ Scaling的核心主张是：用时间常数τ替代几何线宽作为全栈优化目标，在器件、电路、芯片、系统四个层级分别压缩特征延迟 公式本身没有任何新物理。"关注瓶颈延迟"是所有架构师都在做的事情。整个行业都知道互联RC是延迟瓶颈，TSMC每一代工艺都在用low-k dielectrics/semi-damascene等手段降RC。把一个众所周知的优化方向包装成"定律"是显然的营销宣传手段，本质是More than Moore的广义摩尔定律的另一种说法 抛开marketing，华为目前所谓RC delay的改善，本质上是芯片堆叠之后，topology距离缩短，让匹配的effective RC都变小，不是RC工艺常数 至于scaling的意思，是能持续发展的一条roadmap。这里的持续改善路径指的是，全芯片堆叠的层数越来越多，从25~30年的2层堆叠，到31年开始的3层堆叠，以后甚至会考虑4层堆叠 第一代折叠技术甚至不是全芯片双层折叠，而是选择性折叠关键logic，所以只有大概53%的芯片面积实现了折叠(密度155->238)，等到后面几代折叠面积会逐渐增大，到2030年接近全折叠（密度155->292）。2031年的roadmap之所以会出现一个阶跃，就是因为那是从2层折叠到3层折叠的时间点。 但需要注意的是，这个scaling方法的边际效应是逐渐缩小的，折叠成双层的收益是100%，2->3层的收益就只有50%，如果2035年再从3->4层堆叠，收益就只有33%了 另外随着堆叠层数变高，上面说到的三个挑战，散热，设计复杂度，成本，都是越来越大 --------------------- 3. 华为的芯片堆叠，是不是TSMC/AMD已经有的hybrid bonding技术？华为做到的是cache on logic，cache on cache，还是logic on logic，logic on logic最大的散热问题是怎么解决的？ 是已经有的技术没错，但同时也是把现有技术指标做到了领先也是真的，3D堆叠本身不是新技术，TSMC的hybrid bonding量产还是6um，华为论文给出Kirin 2026的hybrid bonding pitch是1.5μm 我在刚刚看到华为的堆叠消息之后，第一反应也是怀疑和AMD的3D V cache类似，它主要把 SRAM cache 叠在 已经有的L3 cache 区域上，通常会避免直接堆在最热的 CPU execution logic 上，就是避免散热问题，毕竟SRAM 的功耗密度和热点特性与high-activity logic 不一样，如果最热的logic on logic堆叠，散热恐怕会碰到困难 但看了更多数据之后，clock buffer -56%、clock depth -42%、clock wire -28%，这些只有在core内部的clock distribution被重构时才可能发生。纯SRAM stacking不会碰core内部的clock tree。另外如果只是cache on cache，大概率是不需要单独MEMS微型风扇额外散热的，证据普遍都指向logic on logic方式 华为这个技术的精妙之处在于，logic on logic 折叠之后热密度并没有翻倍，而是因为topology的好处，能耗下降了30%，这样热密度只上升了40~50% 而第一代没有完全把整个最热的execution logic 100%堆叠起来，论文也明确说selectively applied along key critical paths，只是大概53%有选择性关键路径会堆叠起来，可能颗粒度都没有那么好，只是IP堆叠在IP上，那么热密度上升也许能维持在20%以内 但这条道路继续前行，超前发展的散热就成了必然，现在是MEMS微型毫米级的主动散热风扇，紧贴处理器传导效率高，和华为手机一样，散热堆料特别足，而且技术领先同行。 以后怕是要把HBM7/8的微流道散热技术提前用起来了，毕竟HBM7/8要上24+层堆叠，华为很可能要在提前用上下个世代的散热技术了 ------------------------- 4. 从架构角度来说，最重要的问题，华为41%的power efficiency（能耗比）提升，到底是怎么实现的？为什么AMD的3D V cache没有这么大的提升？ 首先确定41%的定义。论文只说"SoC performance-core power efficiency improved by 41%"，没有给出benchmark名称、Voltage/Freq点、温度条件、功耗边界。但PPT roadmap上有一个关键线索：ISO-Power Performance的数字，2025年是2.75，2026年是3.1，提升12.7% 这个时钟频率提升12.7%完全一致，可以理解为，同功耗的性能提升是12.7%，绝大部分是时钟频率提升带来的 至于能耗比上优化的猜测是，LogicFolding缩短critical path → 在固定Vdd下Fmax从2.75GHz提升到3.1GHz → 这意味着在原来的2.75GHz频率下，有了约12.7%的timing headroom → 这个空间在iso-performance模式下可以换成更低的Vdd 另外的能耗比的提升，可能也来自于电路折叠之后，cache hit latency的下降。从业界经验来看，一般L2/L3 cache hit latency下降10%，CPU整体性能会有至少5%的提升 ppt里显示SRAM latency下降30%，估计会有一部分转化为cache hit latency的下降 AMD的3D V cache没有这么大的提升，主要是因为AMD的底层logic die并没有重新设计，3D cache的延迟latency不仅没有减小反而加大，只是增加了cache大小，收益不如latency下降那么明显。 另一方面，clock skew的下降,critical路径变短，造成电路timing变好，意味着华为可以使用更低的vdd（猜测甚至能低7~8%），以及路径缩短所带来的RC的下降(考虑到clock buffer -56%、wire -28%、SRAM pJ/bit -24%这些数字，比如C_eff下降10~15%合理)，再加上clock tree的整体缩短和下降，确实是有可能在部分Voltage/Freq点做到同性能下，做到30%的功耗下降的，而30%的功耗下降换算过来就是41%的power efficiency 对比苹果和高通，每一代手机芯片在iso-power下单核性能一般提升10-20%，iso-performance下功耗一般降30-40%，这是V/F曲线的特性决定的，所以从经验上来说，数字是对的上的。 所以这个power efficiency（能耗比）的提升，从现有的数字上来说可以从topology推导出来是合理的，可能真的和工艺节点没有太大关系 ---------------------------- 5. 这个技术路线有没有可复制性，其他家会不会效仿？ 短期内不会大规模效仿，因为性价比和风险收益比来说不好。长期来看，这个方向所有人都在走，只是名字不一样 华为做LogicFolding的根本驱动力是制裁，工艺节点被卡在7nm，只能在封装，散热，和设计层面想办法弥补。华为也为此付出了不小的代价：散热成本，设计复杂度，以及制造成本更高（包括良率）。这是一个被逼出来的路线，不是一个自然选择 其他玩家在用TSMC就能做到正常的经济迭代，是没有必要冒着这个风险，去超前迭代散热技术和设计复杂度的 长期来看，Intel的Foveros、TSMC的SoIC、AMD的MI300的3D stacking都在朝同一个方向走。如果继续追最先进节点的经济性持续恶化，那么"固定一个成熟节点+3D topology optimization"的路线会越来越有吸引力 散热方面，MEMS微型风扇和微流道也会成为未来HBM散热的主流 ------------------- 总结一下，华为这次的创新，绝对是值得尊重的，在制裁环境下，用极高的设计复杂度和成本，在一个被锁定的工艺节点上大胆重新设计，榨出了一次大的topology红利，虽然它有天花板。每多加一层的边际收益递减（堆叠1->2层, 2->3层, 3->4层，提升百分比变小），leakage无法解决，散热越来越难，3D EDA工具链更是全新的挑战。 但这个Tau scaling不是一条可以走十年的指数增长路径，每次爬完一个台阶，下一个台阶更难爬，而且台阶更矮收益更小，华为以后想缩小差距，还得再想想靠什么其他的路线

机器人圈也被 AI 的 scaling 卷麻了 截图是 ICRA 2026 一个数据统计，感觉蛮有意思的，分享一下。比如论文关键词的分布，中美加起来占一半以上的江山。 投稿 4947 篇，接收 1882 篇，接收率 38.04%。2021 年时候投稿量大概 4000 篇左右，机器人圈也在被 AI 的 scaling 卷麻。 Hot topics 是 Manipulation、Planning、Mapping/Perception 3D，SLAM/Localization，Object Detection/ Tracking。 author keyword top 是：Deep Learning for Visual Perception、Reinforcement Learning、Motion and Path Planning、Imitation Learning。 btw，这个数据不是 ICRA 官方做的，是韩国 DGIST 一个助理教授 Giseop Kim 做的，现在vibecoding一个东西变得无比容易。just do it… 想起来去年还写过一场 ICRA 2025 的 keynote 辩论，当时议题是“Data will solve robotics: True or false？” 转眼一年过去了……大家觉得这一年机器人领域的进展快吗？现在关于Data will solve robotics的争论，大家觉得有答案了吗🐶

同意作者的观点，在scaling law没有失效之前，结合硅谷的人才流动，各家的差距没那么大，算力是核心竞争力 OpenAI 的提前布局会变成优势，不过 Anthropic 也可以借用 Google 和 Amazon 的算力 预测一下，这两家都会以 2T 的估值上市，并在5年内达到 5T Google、Meta、xAI 逻辑类似 Long LLM & Semi