駿HaYaO(@QQ_Timmy):創意電子（GUC）2026年9月22日宣布，採用台積電N2P（2奈米）製程與CoWoS-L封裝的HBM4E PHY與Controller IP已完成設計定案，並獲客戶AI ASIC採用。該IP延續已通過矽驗證的N3P 12Gbps HBM4基礎，在所有操作條件下將傳輸速度提升至16Gbps，並強調高功耗效率與超小面積。GUC以專有interposer佈線優化訊號與電源完整性，可支援多種CoWoS架構。為因應3D SoIC，GUC另提供SoIC-X用face-up版本，整合TSV以支援I/O與向上層晶片饋電，建立3D堆疊連接路徑。該IP亦延續HBM、GLink、UCIe產品線，並整合proteanTecs互連監測，提升測試可視性與實際運作可靠度。技術長Igor Elkanovich表示，HBM4E可顯著提升新一代AI加速器頻寬與系統效能；結合face-up HBM、face-up UCIe與GLink-3D，GUC可提供完整3D SoIC介面方案，協助客戶整合HBM、chiplet與3D堆疊。

2026.09.22 06:00

創意電子（GUC）2026年9月22日宣布，採用台積電N2P（2奈米）製程與CoWoS-L封裝的HBM4E PHY與Controller IP已完成設計定案，並獲客戶AI ASIC採用。該IP延續已通過矽驗證的N3P 12Gbps HBM4基礎，在所有操作條件下將傳輸速度提升至16Gbps，並強調高功耗效率與超小面積。GUC以專有interposer佈線優化訊號與電源完整性，可支援多種CoWoS架構。為因應3D SoIC，GUC另提供SoIC-X用face-up版本，整合TSV以支援I/O與向上層晶片饋電，建立3D堆疊連接路徑。該IP亦延續HBM、GLink、UCIe產品線，並整合proteanTecs互連監測，提升測試可視性與實際運作可靠度。技術長Igor Elkanovich表示，HBM4E可顯著提升新一代AI加速器頻寬與系統效能；結合face-up HBM、face-up UCIe與GLink-3D，GUC可提供完整3D SoIC介面方案，協助客戶整合HBM、chiplet與3D堆疊。