华为τ scaling定律营销策略，无非是more than moore的广义摩尔定律的另一种说法而已 作为芯片架构师，我更感兴趣的，还是芯片密度提升，ppt上41%能耗提升和12.7%性能提升，到底是怎么实现的 看完了论文，感觉华为这次创新，本质上是用设计复杂度高 + 高制造成本 + 超前散热，一定程度弥补了工艺差距 ----------------- 1. 华为芯片堆叠带来的等效密度提升，是虚假宣传还是真的，是不是工艺突破？有没有实打实的好处？ 等效密度提升的来源，是两片芯片用hybrid bonding技术绑在一起，投影面积理论上能减小一半，但第一代不是全芯片双层折叠，而是选择性折叠关键logic，所以只有大概53%的芯片面积实现了折叠(密度155->238)，等到后面几代折叠面积会逐渐增大，到2030年接近全折叠（密度155->292） 这2026第一代等效密度从 2025 年 155 MTr/mm² 跳到 2026 年 238 MTr/mm²，时钟频率也提升了12.7%，功耗比提升41%，表面上看似乎和工艺突破没有什么区别，但有一点重要区别就是leakage power华为从头到尾没有提，只要工艺节点不变，gate leakage、junction leakage 不会因为 3D stacking 自动改善 2030年到2031年的等效密度突变，大概率是来自于2层堆叠到3层堆叠，正如2025到2026年的等效密度突变，时钟频率突变，来自单层到2层折叠 所以从leakage没提这个事来看，这个2031年等效1.4nm，和工艺节点上的突破没有联系。 本质上是用设计复杂度高 + 高成本 + 超前散热 + 超前部署advanced packaging，一定程度弥补了工艺差距 ----------- 那么这样看起来虚假的等效密度提升，有用处吗？好处在哪里？ 有的，设计上topology折叠，原来要跑几毫米的水平走线，折叠后变成了几十微米。降低了super buffer/bus的长度，降低了clock tree的深度（clock depth -42%、clock wire -28%），clock skew也带来了改良(-25%)，这对动态功耗的改善是实实在在的。部分critical path的缩短，也让时钟频率的上升更容易 所以ppt roadmap上performance的提升，从2025年到2026年上升了12.7%，大部分都是来自于时钟频率的上升（12.7%） 所以好处基本上是topology拆分电路逻辑设计上带来的提升 既然没有实质上的工艺提升，华为芯片堆叠带来等效密度提升的trade off代价在哪里？ 三个代价：散热超前发展，设计复杂度高，制造成本变高 最大的代价就是热密度的同步上升，理论上logic on logic都是CPU execution发热最严重的区域，这部分折叠起来相当于功耗密度直接翻倍，但算上41% power efficiency改善，功耗密度仍只比非堆叠方案高40%左右。所以第一代只能对最关键的部分做折叠，大概只占全芯片面积的53%。 所以散热技术也被逼的超前发展，直接上毫米级的MEMS风扇，做micro-cooling fan。 另外的代价就是设计复杂度的变高，critical path的折叠，哪个部分的logic能折叠，折叠之后又会带来从前端到后端的巨大变化要推翻重来 现有的所有EDA工具也不可能支持3D topology，论文自己也承认，full-scale LogicFolding需要全新的3D-native EDA toolchain，把多层stacked dies当作单一连续设计实体处理。哪些logic能折叠、折叠后的inter-die timing closure怎么做，Physical Design（PD）也是难点 制造成本也会更高，被迫超前部署advanced packaging封装，1.5~2um的hybrid bonding + logic on logic都是很有挑战需要显著更高的成本 以前一层wafer做一次光刻；现在两层wafer分别做光刻再bonding，加上hybrid bonding的overlay控制（论文要求<0.5μm）、TSV、KOZ keep-out zone、冗余修复、良率乘法损失，每颗芯片的制造成本和测试成本都要显著上升 -------------------------- 2. Tau scaling这个说法，scaling的到底是什么，这个scaling技术路线是不是一次性的design topology红利？潜力如何？持续进步的空间在哪里？ τ Scaling的核心主张是：用时间常数τ替代几何线宽作为全栈优化目标，在器件、电路、芯片、系统四个层级分别压缩特征延迟 公式本身没有任何新物理。"关注瓶颈延迟"是所有架构师都在做的事情。整个行业都知道互联RC是延迟瓶颈，TSMC每一代工艺都在用low-k dielectrics/semi-damascene等手段降RC。把一个众所周知的优化方向包装成"定律"是显然的营销宣传手段，本质是More than Moore的广义摩尔定律的另一种说法 抛开marketing，华为目前所谓RC delay的改善，本质上是芯片堆叠之后，topology距离缩短，让匹配的effective RC都变小，不是RC工艺常数 至于scaling的意思，是能持续发展的一条roadmap。这里的持续改善路径指的是，全芯片堆叠的层数越来越多，从25~30年的2层堆叠，到31年开始的3层堆叠，以后甚至会考虑4层堆叠 第一代折叠技术甚至不是全芯片双层折叠，而是选择性折叠关键logic，所以只有大概53%的芯片面积实现了折叠(密度155->238)，等到后面几代折叠面积会逐渐增大，到2030年接近全折叠（密度155->292）。2031年的roadmap之所以会出现一个阶跃，就是因为那是从2层折叠到3层折叠的时间点。 但需要注意的是，这个scaling方法的边际效应是逐渐缩小的，折叠成双层的收益是100%，2->3层的收益就只有50%，如果2035年再从3->4层堆叠，收益就只有33%了 另外随着堆叠层数变高，上面说到的三个挑战，散热，设计复杂度，成本，都是越来越大 --------------------- 3. 华为的芯片堆叠，是不是TSMC/AMD已经有的hybrid bonding技术？华为做到的是cache on logic，cache on cache，还是logic on logic，logic on logic最大的散热问题是怎么解决的？ 是已经有的技术没错，但同时也是把现有技术指标做到了领先也是真的，3D堆叠本身不是新技术，TSMC的hybrid bonding量产还是6um，华为论文给出Kirin 2026的hybrid bonding pitch是1.5μm 我在刚刚看到华为的堆叠消息之后，第一反应也是怀疑和AMD的3D V cache类似，它主要把 SRAM cache 叠在 已经有的L3 cache 区域上，通常会避免直接堆在最热的 CPU execution logic 上，就是避免散热问题，毕竟SRAM 的功耗密度和热点特性与high-activity logic 不一样，如果最热的logic on logic堆叠，散热恐怕会碰到困难 但看了更多数据之后，clock buffer -56%、clock depth -42%、clock wire -28%，这些只有在core内部的clock distribution被重构时才可能发生。纯SRAM stacking不会碰core内部的clock tree。另外如果只是cache on cache，大概率是不需要单独MEMS微型风扇额外散热的，证据普遍都指向logic on logic方式 华为这个技术的精妙之处在于，logic on logic 折叠之后热密度并没有翻倍，而是因为topology的好处，能耗下降了30%，这样热密度只上升了40~50% 而第一代没有完全把整个最热的execution logic 100%堆叠起来，论文也明确说selectively applied along key critical paths，只是大概53%有选择性关键路径会堆叠起来，可能颗粒度都没有那么好，只是IP堆叠在IP上，那么热密度上升也许能维持在20%以内 但这条道路继续前行，超前发展的散热就成了必然，现在是MEMS微型毫米级的主动散热风扇，紧贴处理器传导效率高，和华为手机一样，散热堆料特别足，而且技术领先同行。 以后怕是要把HBM7/8的微流道散热技术提前用起来了，毕竟HBM7/8要上24+层堆叠，华为很可能要在提前用上下个世代的散热技术了 ------------------------- 4. 从架构角度来说，最重要的问题，华为41%的power efficiency（能耗比）提升，到底是怎么实现的？为什么AMD的3D V cache没有这么大的提升？ 首先确定41%的定义。论文只说"SoC performance-core power efficiency improved by 41%"，没有给出benchmark名称、Voltage/Freq点、温度条件、功耗边界。但PPT roadmap上有一个关键线索：ISO-Power Performance的数字，2025年是2.75，2026年是3.1，提升12.7% 这个时钟频率提升12.7%完全一致，可以理解为，同功耗的性能提升是12.7%，绝大部分是时钟频率提升带来的 至于能耗比上优化的猜测是，LogicFolding缩短critical path → 在固定Vdd下Fmax从2.75GHz提升到3.1GHz → 这意味着在原来的2.75GHz频率下，有了约12.7%的timing headroom → 这个空间在iso-performance模式下可以换成更低的Vdd 另外的能耗比的提升，可能也来自于电路折叠之后，cache hit latency的下降。从业界经验来看，一般L2/L3 cache hit latency下降10%，CPU整体性能会有至少5%的提升 ppt里显示SRAM latency下降30%，估计会有一部分转化为cache hit latency的下降 AMD的3D V cache没有这么大的提升，主要是因为AMD的底层logic die并没有重新设计，3D cache的延迟latency不仅没有减小反而加大，只是增加了cache大小，收益不如latency下降那么明显。 另一方面，clock skew的下降,critical路径变短，造成电路timing变好，意味着华为可以使用更低的vdd（猜测甚至能低7~8%），以及路径缩短所带来的RC的下降(考虑到clock buffer -56%、wire -28%、SRAM pJ/bit -24%这些数字，比如C_eff下降10~15%合理)，再加上clock tree的整体缩短和下降，确实是有可能在部分Voltage/Freq点做到同性能下，做到30%的功耗下降的，而30%的功耗下降换算过来就是41%的power efficiency 对比苹果和高通，每一代手机芯片在iso-power下单核性能一般提升10-20%，iso-performance下功耗一般降30-40%，这是V/F曲线的特性决定的，所以从经验上来说，数字是对的上的。 所以这个power efficiency（能耗比）的提升，从现有的数字上来说可以从topology推导出来是合理的，可能真的和工艺节点没有太大关系 ---------------------------- 5. 这个技术路线有没有可复制性，其他家会不会效仿？ 短期内不会大规模效仿，因为性价比和风险收益比来说不好。长期来看，这个方向所有人都在走，只是名字不一样 华为做LogicFolding的根本驱动力是制裁，工艺节点被卡在7nm，只能在封装，散热，和设计层面想办法弥补。华为也为此付出了不小的代价：散热成本，设计复杂度，以及制造成本更高（包括良率）。这是一个被逼出来的路线，不是一个自然选择 其他玩家在用TSMC就能做到正常的经济迭代，是没有必要冒着这个风险，去超前迭代散热技术和设计复杂度的 长期来看，Intel的Foveros、TSMC的SoIC、AMD的MI300的3D stacking都在朝同一个方向走。如果继续追最先进节点的经济性持续恶化，那么"固定一个成熟节点+3D topology optimization"的路线会越来越有吸引力 散热方面，MEMS微型风扇和微流道也会成为未来HBM散热的主流 ------------------- 总结一下，华为这次的创新，绝对是值得尊重的，在制裁环境下，用极高的设计复杂度和成本，在一个被锁定的工艺节点上大胆重新设计，榨出了一次大的topology红利，虽然它有天花板。每多加一层的边际收益递减（堆叠1->2层, 2->3层, 3->4层，提升百分比变小），leakage无法解决，散热越来越难，3D EDA工具链更是全新的挑战。 但这个Tau scaling不是一条可以走十年的指数增长路径，每次爬完一个台阶，下一个台阶更难爬，而且台阶更矮收益更小，华为以后想缩小差距，还得再想想靠什么其他的路线

好了，指数强势反包，双创都刷新历史新高，成交量持续＞3万亿，逻辑的有效性和机构的定价权都比较强，这里盘面其实还都是很健康的，分歧主要集中在场外，一边有各种KTV推票，一边有各种看空的文章，但其实盘面本身分歧并不大，减少外界声音扰动，看自己账户反馈就好了。

「慾水則發，財神到家」🔥 你跟我一樣是老溼機嗎~那你更不能錯過~>////< 3A級色色遊戲《慾神幻想》 春節就要一群女神陪伴才叫過年呀！🥰 想跟女神們來一場臉紅心跳、爽感爆棚的冒險嗎？ 參加【新春自選組合召喚】，就有機會獲取限時回歸的強力色色的SSR角色！✨ 想到羞羞蜜室，你喜歡用哪個姿勢征服她們呢？//// 千萬不能錯過【奧莉拉娜．新春貓僕】蜜室配件召喚池！🔥 還有穿著性感旗袍的春節限定角色「嬉春 芬妮克絲」、「審音者 伊娜絲」等著老溼機們哦~ 👉想看就快到 EROLABS 遊戲平台進行下載： 🌟下載完成後輸入我的專屬色色序號碼【 9AUgCVvxqCn 】就可以拿到春節好禮哦！ 🌟序號碼兌換有效期至2024年2月27日 另外慾神幻想社群還有刮刮樂、年獸擊敗，各種獎勵大放送！👑 只要到慾神幻想粉絲專頁跟Twitter(X)按讚衝人氣~ 就有機會拿到豐富的獎勵哦！🔥 🔥慾神幻想粉絲專頁： 🔥慾神幻想Twitter(X)： #慾神幻想# #EROLABS# #手遊# #桃源奇遇#

复刻Claude永久记忆+自我进化能力，直接套用到你的OpenClaw上就能用。 OpenClaw永久记忆+自我进化 实操技能手册 核心技能定位 复刻Claude官方记忆+Dreaming自我进化逻辑，零复杂代码、傻瓜式配置，解决OpenClaw新开对话失忆、重复纠错、不记偏好、反复踩坑问题，打造会记经验、越用越懂你、自主优化的长效AI代理，全程12步精简实操，直接照搬执行。 核心原理 摒弃临时对话记忆，搭建基础固定记忆→持久长效记忆→自主进化迭代三层架构，代理永久留存你的偏好、操作规则、bug解决方案、工作流程，定时自我梳理优化，永不失忆、持续进化。 第一层：基础防失忆技能（必做，1分钟搞定） 步骤1：开启代理基础内置记忆 开启OpenClaw底层记忆开关，让代理默认读取、留存历史对话信息 • 操作：打开OpenClaw配置文件→开启auto_memory_switch（自动记忆总开关） • 效果：代理自动抓取对话关键信息，不会新开对话直接清空所有内容 步骤2：手动播种固定记忆（立刻生效，永不丢失） 直接复制下方模板，修改个人信息，一次性发给代理，永久留存，不用反复交代 永久记忆指令（请勿删除）： 1. 我的工作领域/核心任务：XXX 2. 我要求的输出格式：XXX（简洁/长文/纯代码/无列表/带注释） 3. 我的操作偏好：XXX（禁止做什么、必须做什么、避坑要求） 4. 禁止重复犯错：XXX（之前总出错的问题） • 效果：无需等待，代理立刻记住，所有新对话直接生效 步骤3：创建专属固定工作空间 新建OpenClaw专属任务窗口/项目文件夹，所有对话只在这个空间进行 • 空间内写入固定全局指令，绑定代理角色、工作规则、输出规范 • 效果：所有对话继承统一设置，不用每次重新设定代理 步骤4：厘清基础记忆边界 基础空间只记固定指令，不记临时对话内容，单独对话的细节、bug、方案不会自动留存，必须靠下层持久记忆解决，杜绝踩坑。 第二层：永久持久记忆技能（核心，彻底解决失忆） 步骤5：创建专属记忆文件 在OpenClaw项目知识库中，新建memory.md唯一永久记忆文件，代理每次启动自动读取 • 严格控制字数，只留关键信息，不写废话，不占用模型运行内存 步骤6：开启自动记录记忆 开启OpenClaw自动记忆功能 • 操作：输入指令/auto_memory开启，代理自动把纠错、偏好、解决方案写入记忆文件 • 效果：你纠正过的错误、修改的规则，下次对话直接记住，绝不重复犯错 步骤7：标准化记忆文件格式（直接套用） 统一格式，杜绝记忆混乱，只留4类核心内容，无关内容绝不添加 # 代理永久记忆库 ## 我的偏好 代码/写作风格、回复要求、格式禁忌 ## 核心决策 项目方案、技术选择、操作结论 ## 避坑方案 已知bug、报错解决方法、禁忌操作 ## 禁止重复错误 代理常犯问题、绝对不能做的操作 步骤8：记忆筛选纪律（关键） 只存有用信息：能改变代理后续操作、避免踩坑、提升效率的内容 无用信息（闲聊、一次性临时操作）直接删除，记忆文件越精简，代理越精准 第三层：自我进化技能（高阶，代理自主变强） 步骤9：理解自我进化（Dreaming）逻辑 代理定时自动梳理记忆：合并重复内容、删除过时信息、提炼经验规律，相当于代理睡前复盘，把短期经验变成永久能力，只针对日常高频使用的代理生效 步骤10：一键启动自我进化 适配OpenClaw简易配置，无需复杂API代码 1. 复制官方进化指令，粘贴到代理对话栏 2. 指定代理梳理：记忆文件+近期历史对话 3. 指令：只梳理工作偏好、避坑方案，删除临时无用内容 步骤11：进化后复核检查 代理自动生成全新优化版记忆文件，先检查内容： • 重复内容是否合并、过时内容是否删除、无错误噪音 • 复核通过再替换旧记忆，绝不直接覆盖原始记忆 步骤12：定时迭代+永久启用 1. 复核无误后，用新记忆文件替换旧文件 2. 设置定时进化：每天/每周自动执行一次 3. 代理全程自动复盘优化，越用越智能，无需手动调教 5个必避错误（精简牢记） 1. 别把工作空间当记忆库，只存固定指令 2. 记忆文件不臃肿，精简＞全面 3. 不什么都记，只记有用内容 4. 代理进化后必须复核，不直接覆盖 5. 低频使用代理，不用开启自我进化 快速上手（5分钟速成） 直接做前4步：开启基础记忆→粘贴播种指令→建固定工作空间→新建记忆文件 立马解决OpenClaw失忆问题，后续开启自动记忆+定时进化，打造永久记忆、自主进化、完全贴合你使用习惯的专属AI代理，无需反复调教，一劳永逸。 #OpenClaw# #AI代理# #永久记忆#

3️⃣加好友 进入dashborad： ;（图1） -> 输入好友的用户名，点击“add”； -> 如果暂时没有好友，可以添加 demo ，点击“add”; -> 可以对好友进行管理，比如删除（图2）； ps： demo 是基于我的 alert 数据，生成的一个演示 agent，根据量价/合约选择开单信号； 添加后，会给你的 agent 推送交易信号； demo用于演示，不要不加筛选进行交易； 过去测试的demo pnl 如图（图3）。

＜外相行程＞日肯外长会谈 5月3日，访问肯尼亚的外务大臣茂木敏充，与肯尼亚内阁首席部长兼外长穆达瓦迪举行会谈。茂木大臣表示，日企进入肯尼亚市场日益活跃，希望肯方改善营商环境。穆达瓦迪部长对日本迄今提供的援助表示感谢。两国外长一致同意在肯尼亚重要基础设施开发方面开展合作。

3/ 第三板斧：把个人认知系统化投喂给AI 最关键的一环，是把lana本人的市场直觉完整注入Agent 具体做法包括： > 投喂实时新闻 > 蒸馏她本人的推特风格，让Agent在广场生成真实感强的帖子 > 把部分链上钱包历史丢给Agent，让它参考过去的打法 总结：目前Agent仍在持续运行中，并且第三个币 $币安人生 的收益已经让账户突破10万U Lana 的案例证明了目前 Crypto 还是有以小博大的机会 不会k线、不会编程又怎样，自动化时代就是草莽英雄的舞台 在这个草台班子的世界里，别总把自己困住，最怕的不是啥也不会，是啥也不敢干！

越来越享受「研究 -> 决策 -> 验证」这个正向循环。 2 月底才认识到内存/存储的庞大需求缺口，开始边研究边建仓，3 月赶上中东战争，小幅加仓，吃到了美光 $MU 的一倍涨幅。 3 月底看到了太空板块老二 $RKLB 的潜力，正好也能吃到 SpaceX IPO 的催化剂红利，果断建仓，吃到了财报后 50% 的涨幅。 4 月中意识到 CPU 整体供需错配，第一次追高建仓英特尔 $INTC，并打消了止盈 $AMD 的念头，吃到了 50-60% 的涨幅。 上个月布局的光互连板块，包括 $COHR $AAOI $SIVE，最近涨的也很不错，是我接下来关注的重点板块。对了，还有能源板块。 不过这些都不算是我的核心仓位，有一定投机性。 其中一些标的也确实已经到了超买的区间，知行合一，暂时止盈一部分，包括美光、RKLB、AMD、英特尔。 我觉得美股还是会出现资金轮动板块轮动，一些标的不会永远上涨永远超买，反而那些基本面很好但没怎么涨过的标的，现在最值得关注。 尤其是 Meta、微软，我觉得市场的注意力和资金迟早还是会回到大科技身上，需要一些时间耐心等待。 总结一下今年为止的美股，一二月不操作等待，三月左侧接飞刀，四月右侧追趋势，五月边享受边止盈落袋为安。 不求从鱼头吃到鱼尾，不求赚到最后一个铜板。接下来还是会花更多时间投研，把前沿 Alpha 频道做好，享受投研的乐趣，分享更多有质量的内容。

謝謝大家FF來找我 下次是3/14（六）的 @cosforce.tw 會準備白色情人節禮物💝 希望大家可以來找願願約會>////< Thank you everyone for coming to see me, FF! Next time is March 14th (Saturday) @cosforce.tw I‘ll be preparing White Day gifts 💝 Hope everyone can come and ask Yuan Yuan out >////<

储能出口优势分析： 1. 大型储能电站（大储）出口：宁德时代（电芯）>阳光电源（系统）>亿纬锂能（电芯） ​ 2. 欧洲/中东高端储能市场：阳光电源（系统集成）>宁德时代（电芯）>亿纬锂能（电芯） ​ 3. 户储/工商业储能出口：亿纬锂能（电芯）>宁德时代（电芯）>阳光电源（系统） ​ 4. 规避贸易壁垒能力：阳光电源（多区域本地化产能）=宁德时代（欧洲核心产能）>亿纬锂能（产能加速落地）