2026/09/16 AI 產業趨勢 產業結構變化 1. Agentic AI 推升 CPU 傳統訓練／推論以 GPU 為主。Agentic AI（任務啟動 → 排程 → 找工具 → RAG → 分析）高度依賴 Web Gateway、通用伺服器、always-on storage。功耗比從「4GW GPU 對 1GW CPU」朝 1:1 發展，CPU 用量與耗電可能接近 GPU。 2. CPO／NPO 與光通訊 - 架構：Scale-up（rack 內）／Scale-out（跨 rack）／Scale-across（跨 DC）；開始討論 Scale-in（die-to-die 光互連）。 - CPO＝光引擎在載板；NPO＝光引擎在主機板＋socket；OIO＝中介層上的 optical I/O。兩者 OE 相同（台積電 COUPE 整合 PIC＋EIC），差異只在載體與連接器。NPO 不消滅 CPO 供應鏈。 - Nvidia Rubin Ultra：NVL72 vs NVL576。NVL576 用 8 個 rack、無獨立 switch rack，每 rack 72 GPU＋72 switch；每 GPU 額外負擔約 12.8T 光頻寬。相對 Blackwell 單 GPU 對應 1 顆 800G，整體光模組頻寬需求大幅提升（簡報稱可到約 8 倍量級）。 - 對 PCB：訊號在晶片端就轉光後，主機板只需低速控制訊號，CCL 等級可從 M8／M9 降至 M4；448G SerDes 時銅線可能連 5–10 公分都跑不了，必須全面改走光。傳統「升 CCL 規格推 ASP」邏輯將被結構性改變。 3. 先進封裝與 ASIC - 晶片開發成本：28nm 約 1 億美元 → 1nm 破 10 億 → IC 設計不再是輕資產，只有大廠玩得起。 - Reticle size：5.5x CoWoS 成熟；9x 遇嚴重 warpage。Google Humufish／A5922（MTK 設計）是明年少數衝 9x 的，用 EMIB。Nvidia Rubin Ultra 維持 5.5x，改兩顆 GPU die 用 SoIC 堆疊。 - Google 網路拓樸 3D Torus → 6D Torus，每節點連接數 6→12，optical I/O 對外頻寬上看 3.2T。 - 2028：Hum fish（8Hi HBM）與 Trigger fish（12Hi），MTK、EMIB-T、2nm c-die＋3nm I/O die。 - 2029：Merope（性價比、AMD＋BRCM、SoIC＋CoWoS）與 Icefish（可能 MTK＋GUC、SoIC＋EMIB-T）——製程與贏家目前都還很不確定。 4. 玻璃基板 TSMC／Ibiden／Innolux 合作中。5.5x SoIC warpage 嚴重，玻璃基板是解方之一（NV、BRCM 都積極）。需做 TGV、填金屬、上下堆疊 ABF。供應鏈已開始分流（南亞、SEMCO、Toppan、欣興、群創、DNP 等）。