sram会是英伟达推理芯片的架构 英伟达通用芯片用自己的内存池协议，推理芯片用sram。都能降低对hbm的依赖度 英特尔和amd推来源cxl协议，逻辑也是一样 再者openai投资的cbrs也是用的sram 国内的万卡集群更加需要类似内存池的协议，大概率是华为和国家机构主导协议 这些都是一个目的，尽量降低对hbm的需求 所以我判断存储内部会走出分化的趋势

GTC 2026 preview： 从Groq生态位看AI异构推理(Heterogeneous Inference)新时代 Groq的SRAM路线的生态位在哪里？SRAM会不会替代HBM路线？ Nvidia如何整合groq到现有的产品线？是技术整合还是产品线整合？收购之后会给groq LPU产品带来怎样的升级？ 这里尝试从基本原理出发去拼凑一个逻辑链 —-------------------------------------------- 先从first principal说说groq的设计哲学开始：groq本质上是一个compiler first走到极致的路线而不是SRAM first路线，SRAM路线只是副产品 相对于CPU针对通用workload的设计不同，AI 推理workload的特征在于确定性(deterministic)更高，基本没有data-dependent branching，tensor shape固定，memory access pattern确定 当Groq带着这个新特征重新审视 hardware-software interface，去问"什么应该在编译时做，什么应该在运行时做"。对于 AI 推理这个 workload，答案是：几乎一切都可以在编译时做 这就是Groq最疯狂而独特的地方：完全确定性编译器（fully deterministic compiler），compile精确到每个时钟周期，完全精确带来极致的效率。在编译的时候就需要考虑到硬件在运行的每个时刻的所有状态，扮演一个全知全能的上帝，就可以避免硬件资源的浪费，而要做到这一点，必须要做到极致的确定性，也就是说，LPU里每一个计算，访问存储，通信的延迟，都需要精确到clock cycle，这对compiler来说是非常复杂的 AI workload更高的确定性，以及groq的完全确定性编译器优先路线很自然的避免了VLIW的弱点(内存行为以及branch行为不可预测)，放大了VLIW的优点。那么下一步要提高效率和并行度，VLIW 式的编码格式就是一个自然推论—既然编译器要控制每个功能单元每个 cycle 做什么，那指令格式当然就是一个宽指令里打包多个 指令会得到更高效率，这就是 VLIW 在groq的芯片里，不做乱序执行/speculation，大幅简化硬件(instruction dispatch仅占<3%面积)，把复杂度移到静态compiler上，这正是VLIW思想的精髓 既然要让编译器做确定性的 cycle-accurate 调度，那么硬件里所有不确定的因素都要消除，比如arbiter，crossbar, replay，这些有自主算法在运行时决策的部分都砍掉 memory latency 也必须是确定的，所以一切 cache 和 DRAM都是要砍掉的，cache也要换成scratchpad SRAM，因为cache replacement 策略是runtime决策的，不确定，必须换成软件控制的scratchpad，地址映射完全由compiler控制，保证确定性 通信也必须精确到cycle，发送和接收指令就是软件协调好执行的时刻,并没有传统的“我要发一个包给你，请分配好内存”这类操作，而是同步地根据一份时间表严格执行SRAM 的分配和收发操作，这个时间表是compiler已经决定好的，硬件只需要执行就行了 完全确定性compiler也带来了芯片节点之间互联通信overhead的极低延迟，这可能是groq确定性架构最被忽视的最大优势，毕竟传统互联架构里Packet Routing、Arbiter Contention 和 Buffer Queuing，这些是延迟波动的重灾区 这就是为什么说，groq其实并不是一个native SRAM first的技术路线，也不完全算是VLIW first的技术路线，而是compiler first的技术路线，更准确的说，完全确定性compiler是整个groq架构的核心 只是因为确定性compiler的原因，所以在核心decode阶段无法使用HBM/DRAM带来的不确定性，SRAM only成为了必然的选择。这也是为什么说Groq更像是compiler first路线。 —-------------------------------------------- groq被收购之后最直觉的第一反应： groq确定性compiler技术路线有没有可能用在Nvidia现在的GPU+HBM体系上？ 不能 原因有两个： 1. HBM/DRAM的物理特性和带宽优化决定了它天生带有不可预测的延迟，无法和deterministic compiler兼容 2. Nvidia的SIMT路线和Groq的VLIW/compiler first的哲学本质是有冲突的 DRAM为什么充满了不确定性 1.refresh操作每隔一段时间tREFI就会刷新一次cell上的电量，阻断bank访问，这是由DRAM cell物理特性决定的。而这个操作会随着温度的变化，refresh的频率也会变化 2. 为了最大化利用DRAM带宽，controller会做很多优化，最典型的是batch scheduling：把同一个page的traffic都放在一起减少page miss，同时让读写尽可能接触更多的bank，以及尽可能减少read和write switching 这些动态优化都是real time发生的，基本不具备可预测性 3. system上对DRAM的优化，比如bank address hashing，让compiler静态提前定位某段data难度太大，落实cycle确定性的复杂度太高 其实这些不确定性也是能解决的，代价就是放弃大部分的优化策略，大幅降低DRAM的efficiency和利用率。groq自己其实也对这方面做过探索，他们曾经做过一个确定性DRAM的专利，但工程上的实现是不现实的，这也是groq选择SRAM-only的核心原因之一。 所以确定性compiler技术路线用在DRAM上不是一个yes or no的问题，而是这不是一个好的选择，因为这意味着HBM的efficiency和BW都要大打折扣，而且是结构性无法避免的损失。 这几乎意味着要用compiler去重写一个完整的memory controller，因为确定性dram本质上是compiler software defined memory controller，这个SW controller会非常难做，复杂度极高，而且每一代memory迭代都要大幅更新compiler里的结构，在工程资源上是不现实的。而且每一代DRAM，每一家DRAM 供货商都需要调试 ，这在验证和validation上是一个nightmare --------- 为什么Nvidia的SIMT路线和Groq的VLIW/compiler first的哲学本质是有冲突的 这两套体系对同一个问题给出了相反的回答：运行时的不确定性，Groq是compiler阶段直接消灭所有不确定性，Nvidia选择了用warp switching去隐藏不可预测的延迟 Nvidia GPU 建立在 SIMT（单指令多线程）和硬件层线程调度器（Warp Scheduler）上。当一个warp因为访存而stall的时候，硬件warp scheduler立刻切换到另一个ready的warp继续执行，把stall的延迟藏在其他warp的计算里。这整套机制的前提恰恰是：延迟是不可预测的，所以需要足够多的并发线程来统计性地填满pipeline 如果要用确定性的编译器去接管，等于把 Nvidia GPU 里面最核心的硬件调度单元全盘废弃：如果你不需要多warp轮转，你也不需要那么大的register file 实际在历史上，AMD从TeraScale（VLIW）到GCN（scalar SIMT）的架构转型，正是GPU领域一次大规模的VLIW→SIMT迁移：当workload变得不够可预测时，VLIW的compiler负担太重，应该把调度权还给硬件 所以在原架构上引入确定性compiler应用到Nvidia现有的技术路线，是很难融合。这不是compiler能不能改的问题，是两套架构从第一性原理上就走了相反的方向。 所以说，Groq在Nvidia的唯一出路，就是独立的面向low latency decode的专用产品。 —-------------------------------------------- Nvidia收购Groq之后，就引出了第二个问题： Nvidia会给Groq带来什么样的新提升？ 那么首先看看groq的瓶颈在哪里，简单的说 1. SRAM容量太小，无法容下大模型的参数量+kv cache 2. 推理decode主要瓶颈不在SRAM 80T/s的速度而在于interconnect延迟(占80%) 3. 对于Prefill这样的compute bound task速度较慢 groq的主要架构基本上是17~18年就完成了，那是CNN的时代，架构也是以CNN/LSTM为主要的target，当时测试benchmark都是ResNet50，SRAM容量是绰绰有余的 但是进入LLM时代，单个TSP计算卡230MB SRAM就显得不够看了，一个LLAMA 70B模型的参数量占内存就相当于3000个ResNet50，再加上因为上下文long context日益膨胀的KV cache，scale out就成了唯一的出路 于是一个70B模型的推理就需要576卡的集群，采用16个Pipeline并行 （PP）和36个tensor 并行 （TP），80层的大模型切成16级流水pipeline串行，每级横向5层MLP分给36个卡并行推理 16级流水pipeline串行（PP），每级流水到下级流水的通信overhead延迟就要 X16。实测中PP和TP之间的通信延迟占据了80%以上的总延迟，特别是PP延迟，占据了50%以上的总延迟，通信延迟成为了主要瓶颈 Groq计算卡对decode阶段的memory bound很友好，但是片上巨大的SRAM也挤压了compute的面积，导致prefill阶段耗时很高。融入Nvidia产品线之后，Groq产品完全可以扬长避短，只做自己擅长的decode部分，避免prefill阶段的短板 Nvidia带来的最重要的提升，可能是通过工艺的提升，以及hybrid bonding技术(类似AMD 3D V-Cache)，扩大Groq LPU SRAM的容量，比如光是14nm到3nm的工艺提升，SRAM就能从230MB扩大到500MB，如果以后引入3D SRAM，容量还能翻倍 SRAM变大之后，原来576个LPU能完成的70B模型推理，现在只需要256个LPU了。猜测也许可以用32个tensor并行 X 8 个流水pipeline串行，pipeline interconnect延迟能直接减半。 所以Nvidia能带来的主要提升可能是，通过扩大SRAM的容量，减少scale out卡数，从而减少通信延迟时间，提高token速度 —-------------------------------------------- Groq的SRAM路线专用产品进入Nvidia产品线，引出了第三个问题： SRAM路线会颠覆HBM路线吗？ 不会。 SRAM路线本质上是用十倍的成本换几倍的速度，只能适用于一部分愿意为低延迟付出高额溢价的市场。AI硬件市场的主旋律仍然是比拼TCO(total cost ownership)成本 做一个简单的成本核算就清楚了 以LLAMA 70B模型为例，算上KV cache，Groq需要576张计算卡组成集群。Groq计算卡零售价大约是每颗2万美元(groq CEO说实际售价远低于，那就按2000美元算)，576卡就是超过110万美元的硬件成本。而2张H100就能跑同样的模型，成本不到10万美元。成本差距是一个数量级。 Groq于是转而卖token服务，Groq的API定价确实便宜，但这是因为两个原因叠加： 第一，Nvidia的GPU云服务商通常在硬件成本上加倍的margin卖出去； 第二，Groq自己是在亏钱运营的。2025年全年，Groq用LPU做大模型推理、对外卖API的业务，营收大约4000万美元，成本却是6000万美元，毛利-50%。Groq的便宜token价格不是因为SRAM的经济性更好，而是因为VC在补贴。 那么有人愿意为速度付溢价吗？ 有。 Claude Opus 4.6 Fast模式就是一个很好的市场信号：输出速度提升2.5倍，定价直接从$5/$25涨到$30/$150 per million tokens，6倍的价格，估计是牺牲了batch带来的速度提升。 所以这部分市场是真实存在的，SRAM路线在这里有它的生态位。 但这个生态位有多大？要看ML workload的分类。不同的workload对硬件的侧重点要求差距巨大： 推理的Prefill阶段对带宽要求低但算力要求高，推理decode阶段则是反过来。R&R(Ranking & Recommendation)对算力和带宽要求都不高但对存储的容量要求巨高 （见附图） 对延迟敏感的推理workload，decode阶段对Memory bandwidth要求高，是SRAM路线的优势领域（图中红色线），主要是real time/interactive LLM：chat、copilot、agent这类需要实时响应的场景。 特别是reasoning model，SRAM路线带来的极致体验是很夸张的：H100要两三分钟跑完一reasoning，cerebras十秒就搞定了 这部分注重极致推理速度的市场有多大，我暂时没有找到一个详尽的调研，看到一个Hyperscaler的说法目前是10%左右 但是agentic flow workload，常用的agentic框架做profiling，比如SWE-Agent, LangChain, Toolformer，CPU最长可以占到90%的E2E端到端延迟，throughput瓶颈也更多的卡在CPU, 这些加起来通常远大于单次decode的延迟，SRAM路线速度优势被削弱。 而更大体量的workload：batch inference、offline processing、ranking、recommendation对延迟没有那么敏感，throughput和cost per token才是唯一的指标。这部分市场SRAM路线完全没有成本上的竞争力 H100/B200相当于大巴车，装的人多(batch processing)，每个人的车票钱很便宜，但是慢悠悠。 Groq/cerebras相当于是法拉利，极致的速度体验，但是装的人少，人均票价是大巴车十倍甚至以上。 长期来看，SRAM的成本劣势是结构性的，不会随时间收敛。6T SRAM cell天然比1T1C DRAM cell贵，这是物理决定的，和工艺无关。而且SRAM scaling已经慢了下来，从N5到N3E，SRAM单元面积几乎没有缩小 即便是速度优势，SRAM路线的缺陷在于访问速度已经接近工艺极限，很难跨代提升。特别是HBM的速度每代都在指数上升的情况下，SRAM 80T/s的速度优势很难长久维持。十年前这个路线刚刚兴起的时候，SRAM速度比HBM快了两个数量级简直是降维打击，但现在的速度差已经不到一个数量级(Rubin HBM4 22TB/s)，再过十年，两者的速度可能拉不开差距了。 所以结论很清楚：SRAM不会颠覆HBM，但它在低延迟、低batch、实时推理这个细分市场里有不可替代的价值。但长远来看，随着HBM速度指数上升的背景下，SRAM优势也会逐渐慢慢越小。 —-------------------------------------------- 写到这里，也许我们可以把这些碎片拼凑出Nvidia收购Groq之后计划的下一步雏形： 异构推理的新时代开启了 以后的推理workload本身已经分化，无法再用单一架构的最优点覆盖，体系结构最重要的是tradeoff，是尺度范围。一个架构形态在合理的tradeoff以及特定workload下可能惊为天人，用多个架构形态去迎合不同种类的workload，就是异构计算的思想 2026 GTC的最大主题，就是异构推理的系统化。推理不会由单一硬件统一完成，而会被拆成 几个部分： 控制和调度/agent runtime层交给Vera CPU 针对long context的prefill交给CPX (Content Phase aXcelerator，一个专门为prefill的compute bound特性设计的计算模块) 小模型/低延迟/low batch decode交给SRAM路线的Groq LPU，256块LPU集群 高吞吐/高并发batch decode，HBM GPU仍然是主力 以及可能会被忽略的ICMS：inference context memory storage, kv cache已经是核心基础设施，以前的异构更多是计算异构，现在的异构已然延申到了缓存异构memory hierachy heterogenity(似乎改名成了CMX: context memory storage) LPU和GPU的分工，更可能成为 inference stack 里两个不同的tier，小模型/低延迟/low batch都交给LPU，长context/high batch交给HBM GPU 目前CPX什么方式和LPU/GPU连接还尚不清楚，整个工作流程大概是，CPU做控制和调度，CPX Prefill 跑完得到几十 GB 的 KV Cache， 分配到 Groq LPU阵列SRAM，或者分配到HBM GPU，开启Decode流程 其实还有一种更大胆的猜想：如果引入speculative decoding，那么LPU完全可以跑通常尺寸较小的草稿模型，在LPU上速度极快，HBM GPU作为主力去验证草稿模型即可，这样的异构推理结构，可以让token rate大大加速，在某些场景下翻倍也是没问题的（比如代码任务模式固定，小模型很容易猜对语法，所以加速效果很好） 当 Nvidia 的眼光越过GPU，走向整个 Agentic 流程的系统级优化时，追赶它的难度已经不在一个单一维度了。以前 Nvidia 步子迈得大，靠的是 GPU 架构和参数的单点暴力跃升；而现在，随着CPX，LPU，ICMS加入异构推理，它是从“数据中心即一台计算系统”的系统视角出发，从Agentic flow的角度做底层的异构编排。 无论是系统的复杂度，还是软件栈的工作量(Dynamo/ICMS/CMX)，Nvidia 迈出的这一大步，直接把竞争门槛从“做出一颗好芯片”拉高到了“定义一整套异构系统来做普适加速计算解决方案“ —------------------------------------------------------- 不由得感慨，每一次计算范式的改变，半导体都会带来一波新的startup热潮，但当软件/应用形态逐渐收敛，最后还是变成了大厂通过收购把功能做大做全，参数做的更高，系统深度整合的更好更全面，成本更低，功耗和跑分更优秀，让startup慢慢失去独立生存的空间 比如移动互联网时代早期，也是群雄并起，有做AP应用处理器，独立基带芯片的，ISP的，GPU的各种小公司。但最后的赢家，都是从到后来把GPU，ISP，modem全都做进SoC，并且完成系统级整合的异构计算平台。 苹果收购PA semi的CPU，英飞凌的modem，掏空Imagination的GPU；高通收购ATI的mGPU，Atheros的Wifi，Nuvia的CPU，CSR的蓝牙/DSP，都是典型例子 异构推理的复杂度越来越高，能做系统级整合的公司会更有优势，这和移动SoC时代的逻辑一模一样。AI时代nvidia收购arm(失败)，收购Mellanox，收购groq，只是这个新历史轮回的开始

针对英伟达（NVIDIA）即将发布的 Feynman（费曼） 架构，整理了关于三种记忆体SRAM，HBM5，HBF在费曼架构中的协作关系。很多人被这种眼花撩乱的记忆体搞懵了，我来给你们缕顺它们。 一、 3D SRAM：纳秒级“热记忆”突触 （计算核心的物理延伸） 核心功能： 消除访存延迟：提供 < 1ns 的响应，存储单周期内的**瞬时激活值（Activations）**与指令碎片。 高速缓冲池：作为 HBM5 与 Tensor Core 之间的桥梁，通过 SoIC（混合键合） 直接堆叠在 GPU 核心上方，确保计算单元零空转。 技术规格： 带宽/容量：片上带宽 > 150 TB/s，单片容量 1.5 GB - 3 GB。 工艺：采用 2nm / 3nm 工艺，由台积电（TSMC）主导 SoIC 堆叠。 厂商格局：海力士与美光聚焦高密度 6T SRAM 单元以优化热功耗；三星则利用 IDM 优势自研定制化 SRAM 晶圆。 二、 HBM5：费曼架构的“温记忆”主干 （存内计算与 3D 键合巅峰） 核心功能： 模型全集载体：存储 全量权重（Weights） 与 活跃 KV 缓存。 存内计算 (PIM)：底层 Base Die 由英伟达定制，支持在存储端直接进行向量加法等预处理，释放 GPU 算力。 技术规格： 性能：单芯片带宽 15 - 20 TB/s，单卡容量可达 1 TB。 互联：全面转向 Hybrid Bonding（混合键合），支持 20-24 层 堆叠。 厂商路径： SK 海力士：依靠 Advanced MR-MUF 向混合键合平滑过渡。 三星：路线最激进，主导 16 层以上全混合键合。 美光：主攻低功耗控制（低 pJ/bit）。 闪迪/西数：通过 CBA 技术 积累提供高速逻辑层 IP。 三、 HBF (High Bandwidth Flash)：智能体“冷记忆”仓库 （长上下文存储的终极方案） 核心功能： ICMS 平台核心：专门存储 非活跃 KV 缓存，解决 AI Agent 数月跨度的对话记忆。 冷热置换：通过 CXL 3.1 协议实现与 HBM5 的数据无损迁徙。 技术规格： 性能：读取速率达 1.6 - 2 TB/s（接近 HBM），容量高达 8 TB - 16 TB。 耐久度：内置硬件磨损均衡引擎，寿命达普通 NAND 的 5 倍。 厂商路径： 闪迪/西数：领军者，将 HBF 控制器直接键合在 BiCS NAND 下方。 SK 海力士：开发 HBF-NAND 堆栈，力求外形尺寸与 HBM 统一。 三星：推出低延迟 Z-NAND 混合体，缩小与 DRAM 的性能鸿沟。 四、 协作关系总结：AI Agent 任务流 在英伟达费曼（Feynman）架构的 AI Agent 任务流中，三者构建了从“神经反射”到“深度思考”的记忆闭环：3D SRAM 以 < 1ns 的延迟在芯片内实时处理瞬时激活值与指令，确保计算核心零停顿；HBM5 作为封装内的动力心脏，通过 \sim 5 TB/s 的带宽承载全量模型权重与活跃 KV 缓存，维持推理逻辑的连贯性；而 HBF 则作为系统级的长期记忆库，利用 8-16 TB 的海量空间存储非活跃上下文，通过 CXL 3.1 协议与 HBM5 实现数据的冷热置换，共同支撑起智能体跨越时空的复杂任务处理能力。

$CBRS 假设 Cerebras 跟 CPO 结合起来，能否成为一台为极致推理而生的性能巨兽？ Cerebras WSE-3 的片上 SRAM 带宽是 21 PB/s，这个数字只对已经在片上的数据有效。一旦模型大到装不进单台 CS-3 的 44GB SRAM，就需要多台 CS-3 协同，activation 在机器之间流动。这段片间互联走的是 SwarmX 以太网 fabric，12 条 100GbE 链路，总带宽约 150 GB/s，跟片上 21 PB/s 差了超过十万倍。这是 Cerebras 部署 frontier model 时性能出现断崖的根本原因，也是 OpenAI 选择蒸馏小模型而不用 weight streaming 跑完整 GPT-5.3 的底层逻辑。 如果把 CPO引入 CS 系统，把光引擎直接封装到 WSE 的 package 上，片间互联带宽有望从现在的 150 GB/s 跳到几十 TB/s，提升两个数量级。电信号不用走长距离 PCB trace 再到外挂光模块，直接在芯片旁边完成电光转换，延迟更低，功耗更低，信号完整性更好。 跑一个万亿参数模型可能需要 20 到 30 台 CS 系统，权重全部常驻在各台机器的片上 SRAM 里不动，activation 通过 CPO 在机器之间高速流动。每台 CS 内部是 21 PB/s 的片上带宽处理几十层计算，跨机传一个几 MB 的 activation tensor 在几十 TB/s 的 CPO 下只需要亚微秒级延迟，基本可以被藏在计算延迟后面。系统的有效带宽会非常接近"全部在片上"的体验。 这种配置下 Cerebras 对 GPU 方案的带宽优势是碾压级的，NVIDIA 再怎么升级 HBM 也追不上 SRAM + CPO 的组合。对比 NVIDIA 刚收购的 Groq 多芯片方案也有数量级优势，Cerebras 每个节点是 44GB、21 PB/s 的整片晶圆，Groq 每个节点只有 500MB、150 TB/s 的标准芯片，跨节点通信频率差两个数量级。 工程难度非常大。在一整片 300mm 晶圆上集成 CPO 跟在常规芯片上做完全不同。光引擎的物理位置（晶圆没有传统意义上的 package 边缘）、WSE 本身 23kW 功耗旁边怎么保持激光器的温度稳定、CPO 光通道的良率怎么管理（WSE 的 compute core 可以靠冗余核补偿缺陷，光通道没有这个机制），每一个都是全新的封装工程问题。 这条路如果走通了，Cerebras 的 wafer-scale 架构就到了终极形态。片上 21 PB/s SRAM 带宽负责计算，CPO 负责多机扩展，权重常驻不动，activation 光速流转，一台专为推理而生的性能巨兽。这套系统在 decode 吞吐上可能没有理论对手。 推理是 AI 产业链里离收入最近的环节，谁的 token 更快更便宜，谁就吃到最大的商业化红利。尤其是高频交易、实时 Agentic 工作流、自动驾驶决策链这类对推理速度有确定性要求的场景，够用和极致之间的差距就是能做和不能做的区别。

挑战 Nvidia 的芯片公司 Cerebras 上市日期定在 5.14，发行价 $115-$125, 对应市值在 270 亿美金 Cerebras的特色的是「大芯片」，整片 12 寸晶圆，片上内存 44GB SRAM，内存带宽高达 21 PB/s, 是 B200/Rubin 的 2625 倍，推理速度 15x 下面这个视频很直观，Cerebras 跑 GPT-5.3-Codex-Spark, 13 秒就把一个贪吃蛇游戏做出来了，常规的 GPT-5.3-Codex 用了 50 秒，在小模型上的确有优势 不过 44GB SRAM 装不下超过 1T 参数的主流大模型，通过外挂 MemoryX 模式能训练 24T 参数模型，但速度优势就没有那么大了，预估会缩小到 2-3x Cerebras 还有 2 个需要注意的点，86% UAE 都是 UAE 客户，集中度高；今年增速放缓，P/S 高达 43-49x 另外，Nvidia 的整个生态，仍是非常坚实的护城河 不过作为今年的 AI 芯片第一股，短时间内大概率还是会炒一波，Hiive 上目前 $181 +45%, Hyperliquid 上最高到过 320，现在 210 +68% 希望 moomoo 能支持打新，目前还没看到

一张图把存储搞明白了！ 最近存储板块这么火🔥，电脑里的CPU缓存、内存、固态硬盘、机械硬盘…到底有啥区别？为什么有的快有的慢？有的贵有的便宜？ 从 SRAM到 HDD，速度从纳秒级到毫秒级差了整整6个数量级⋯也就是100万倍！简单理解就是： SRAM=办公桌（超快但小，放正在用的东西） DRAM=书包（快但容量有限，放今天要用的） SSD=书架（挺快，放常用的书） HDD=仓库（超大但慢，放存货） 而现在 Al 大火的 HBM，就是把内存“叠起来"的黑科技，像汉堡一样堆了12层。

Google 與聯發科深化 TPU v9 合作，開發升級版 Triggerfish，聚焦 AI 代理、強化學習與有效算力最大化 1. 我最新的產業調查顯示，Google 將在 TPU v9 / Humufish 的基礎上，開發代號可能是 Triggerfish 的升級版 v9 晶片，並由聯發科獨家取得此單價更高的新增訂單。 2. 此升級版晶片是以 Humufish 為基礎的延伸新案，定位為更強推論能力的 v9 改版，可同時緩解 CPU wall 與 memory wall。此案也進一步驗證聯發科是 Google 在 TPU v9 世代的合作首選廠商。 3. 此 v9 改版與 Humufish 的主要差異，在於：SRAM 容量顯著提升至 Humufish 的 2–3 倍、新增 simulation die、升級至 HBM4E（vs. Humufish 的 HBM4）。 4. 新增 simulation die 的可能功能除了本地 TPU 管理、訓練 / 推論模式切換等，關鍵聚焦在強化學習（RL）與 AI 代理協作。 5. 更大容量的 SRAM 可將更多 RL 與 AI 代理所需的活躍工作集（active working set）留在 TPU 本地，降低資料搬移成本，提升超低延遲 decode 階段的效率。 6. 在 Humufish 生命週期 400‒500 萬顆出貨預估不變下，Google 額外追加 100–200 萬顆 Triggerfish 訂單，預計 2027 年底開始生產、2028 年放量；因Triggerfish 單價較 Humufish 高約 30%，有望成為聯發科 2028 年營運動能的新增量。

昨晚Cerebras没想到开盘直接冲到380，估值快要冲1000亿。只能说现在美股AI Fomo情绪有点吓人，这价格真的有点下不去手 就像我上一条帖所说，短期看数据和财报，这开盘的PE已经快要200，对一家高速增长的科技型企业也已经很高了 而长线则是我说的那三条推理时代平行宇宙时间线 1. 时间线一：超大模型继续统治 利好 NVIDIA，Cerebras 只能做特定场景加速。- 380刀偏贵。 2. 时间线二：30B-70B中模型成为Agent主流执行层。 Cerebras 速度、SRAM、本地推理优势被放大，进入甜区 - 380刀是OK的，但也不能算是个便宜的Alpha。 3. 时间线三：8B-14B 端侧小模型主导 手机NPU、ASIC、GPU都能跑，Cerebras优势发挥不出来，反而尴尬 - 380刀很贵。 感觉当前市场已经开始按时间线二给它定价，Price In了不少这个乐观预期，但目前根本无法证明时间线二一定会发生，我先观望下再说

重要：存储硅光主线与存算一体革命 存储与硅光是当前市场最热主线，核心动因均为内存墙——芯片间数据搬运成本远超计算成本，已成AI算力核心瓶颈。 HBM通过堆叠内存缩短搬运距离，硅光以高速光互连拓宽传输通道，二者均为缓解内存墙的过渡方案。而存算一体是终极解法，直接消除数据搬运，实现“数据不动计算动”。 本周IPO的Cerebras（ $CBRS）是存算一体标杆，其WSE-3将整片300mm晶圆做成单芯片，集成90万核心与44GB片上SRAM，带宽达21PB/s，是H100 HBM带宽近万倍。 与GPU/TPU的分布式架构不同，Cerebras以晶圆级集成规避跨芯片通信，构建起物理边界、微架构与生态的三重护城河。长期看，存储与硅光只是过渡，存算一体才是算力演进的终局，当前市场对其估值仍处低位。

记得Defi Summer 20年到22年这三年时间，大家经常感慨的一句话就是“币圈一天，人间一年” 因为技术迭代太快了，每天都有数不行的新东西出来，几天不看就跟不上节奏 现在这个感觉在币圈彻底消失，在AI那边出现了，每天的新东西就看不完，真的看不完 正好这几天看到圈里讨论Cerebras的帖子多了起来，昨天还看到不少路演信息，毕竟14号要挂牌交易。之前在Amber做分享的时候也单独讲过这个公司（当时用的那页PPT放在文末），所以简单说下我对Cerebras的判断 先说结论：这家公司很有意思，但核心变量不一定是他们造的芯片本身，而是未来AI的workload形态会是成什么样。 先简单说下它是干嘛的，防止有老铁还没看Cerebras 它最核心的技术，就是wafer-scale chip（晶圆级芯片），简单理解就是别人还在用“邮票大小”的芯片，它直接把整片晶圆做成一颗超大处理器，再配上超大 SRAM，把大量数据尽量留在本地高速处理，减少传统GPU最头疼的memory bottleneck。现在海力士美光涨上天就是因为HBM这东西太抢手，Cerebras是直接绕开了对HBM的依赖 很多人看到 Cerebras最牛逼的benchmark：推理速度比GPU快10-15倍，第一反应就是下一个英伟达？！ 先别急。 这个benchmark最大的问题，是默认AI的核心需求永远是“更快吐token”。 如果只是人类盯着ChatGPT聊天，这故事其实没那么性感。你每秒吐 30 个 token，我已经快读不过来了。再翻10倍，边际体验提升几乎为零。 真正有意思的是 Agent。 Agent不读字，Agent消费Token。速度直接等于生产力。 一个OpenClaw/Hermes agent，如果要读网页、写计划、调 API、跑代码、报错重试、继续执行，一个任务可能要几十次 inference call。 每次 2 秒，任务就是分钟级体验。 每次 200ms，就是另一个世界。 所以 Cerebras更值得关注的地方，是 AI worker 这条线，而不是单纯的chatbot加速。 但问题来了 - 它的magic来自 wafer-scale + 超大SRAM，本地访问极快。但SRAM这东西有天然 tradeoff，速度快，容量贵，大模型塞不下就必须拆分。 而一旦拆分，chip-to-chip communication 就上来了。 LLM inference里最怕通信的恰恰是 decode 阶段。token 是一个一个往外吐的，每多一次 hop，延迟就是硬加上去，没法隐藏。 所以 Cerebras能不能成，关键根本不在“比 GPU 快几倍”，而是未来 AI 的主流计算形态到底是什么。 1. 时间线一 - 未来几年还是 前沿超大模型一统天下，动不动几千亿甚至万亿参数，所有请求都让超大模型自己处理，那 Nvidia的distributed infra 依然最舒服，Cerebras的速度优势会被通信损耗吃掉很多。 2. 时间线二 - MoE、蒸馏、量化这些技术如果继续快速进步，未来两年70B左右的模型做到今天700B模型 80%-90% 的效果，我一点都不意外。（这里要强烈感谢Deepseek一大波!) 如果世界往这个方向走，故事就变了。 大模型负责 planning / judgement / orchestration。 真正执行任务的大量 worker model 落在 30B-70B 这个区间。 这些模型足够聪明，又刚好能吃到高速本地推理带来的红利。 Agent 世界里，大部分token根本不需要最聪明的大脑。很多工作本质就是执行层体力活：浏览网页、改代码、调工具、retry、继续跑流程。 这个 topology一旦成立，Cerebras就直接进入自己的甜区 3. 时间线三 - 未来推理是端侧为主，用的都是8B，14B的这些小模型，那GPU也能跑的很好，甚至专用的ASIC芯片效率更高，这个场景下Cerebras的优势和护城河也就不高了 换句话说，超大模型云端推理或者超小模型的端侧推理这两个平行宇宙，Cerebras的优势都不够明显，只有主流推理落在32B-70B中等模型这个Size，正好“Big enough to stress GPU memory, Small enough to fit locally” 才是Cerebras最能大展身手的世界 所以我对Cerebras的判断是，300多亿的市值，短期看订单，财务报表这些数据，长期赌的则是未来Agent时代的计算范式到底落在哪个平行宇宙的时间线上