創意電子（GUC）2026年9月22日宣布，採用台積電N2P（2奈米）製程與CoWoS-L封裝的HBM4E PHY與Controller IP已完成設計定案，並獲客戶AI ASIC採用。該IP延續已通過矽驗證的N3P 12Gbps HBM4基礎，在所有操作條件下將傳輸速度提升至16Gbps，並強調高功耗效率與超小面積。GUC以專有interposer佈線優化訊號與電源完整性，可支援多種CoWoS架構。 為因應3D SoIC，GUC另提供SoIC-X用face-up版本，整合TSV以支援I/O與向上層晶片饋電，建立3D堆疊連接路徑。該IP亦延續HBM、GLink、UCIe產品線，並整合proteanTecs互連監測，提升測試可視性與實際運作可靠度。 技術長Igor Elkanovich表示，HBM4E可顯著提升新一代AI加速器頻寬與系統效能；結合face-up HBM、face-up UCIe與GLink-3D，GUC可提供完整3D SoIC介面方案，協助客戶整合HBM、chiplet與3D堆疊。

野村2026年6月AI半导体与服务器报告300字概要 野村这份报告判断本轮AI周期尚未见顶，近期板块回调属于上涨后的健康消化。全球数据中心建设持续扩容，2027年新增算力32GW、2028年23GW，云厂商、新云企业资本开支持续加码，但2026下半年至2027年将出现全品类元器件供需严重错配，基板、电容、PCB等小元件（WoS）会比台积电CoW封装更紧缺，限制出货。 台积电激进上调2027年CoWoS产能至200万片，受基板约束实际仅能产出180万片；英伟达、谷歌瓜分大部分封装产能，AMD、AWS份额被挤压，形成巨头竞争、中小芯片厂商供给受限格局。英特尔EMIB-T成为台积电先进封装核心对手，台积电靠SoIC、CoPoS技术应对，英伟达Feynman芯片将采用3D SoIC堆叠，带动碳化硅热载需求。 Agent AI催生服务器CPU全新千亿赛道，ARM、英伟达Vera、AMD Venice等新品放量，CPU/GPU配比持续提升。报告上调2026-2027全球服务器收入增速至74%、65%，并上调台积电、ASE等9家产业链公司目标价，提示美债收益率上行、云厂商自由现金流承压为主要风险。

台积电最新闭门会传来重磅内容，三大核心信息： 一、破除AI泡沫论。AI需求增长更快，台积电原有的扩产步伐已经满足不了市场需求。 台积电计划，2026年至2028年N2/A16先进工艺产能年复合增速达70%；2022年至2027年，N3、N5成熟先进制程产能年增长25%；N2首年晶圆产出量较N3同期高出45%。 二、先进封装是未来5—10年的核心增长赛道，与华为“韬定律”所看到的市场需求“不谋而合”。 台积电计划，CoWoS、SoIC先进封装产能2022年至2027年年复合增速超80%。 市场调研机构Yole分析师赵灿此前在演讲中表示，2025年全球先进封装的市场为540亿美元，预计到2031年将增长到1090亿美元，实现规模翻倍。其中，2.5D/3D封装将成为增长主力，核心驱动力则来自AI产业高速发展。 三、半导体设备、材料商，率先受益于晶圆制造、先进封装扩产。 先进制程产能扩张，半导体前道八大设备商（光刻机、刻蚀机、薄膜沉积设备、离子注入机、化学机械抛光设备、清洗设备、前道检测与量测设备）将受益。 在先进封装方面，玻璃基板处理、光阻涂布、曝光、镀铜、研磨、贴片、模封、检测及分选等九大环节，相关半导体设备与材料商将受益。

华为今天发布的”韬（τ）定律”，核心命题是用”时间缩微”替代”几何缩微”，通过逻辑折叠、3D堆叠、die间高密度互联来持续提升晶体管密度，绕开先进制程卡脖子的问题。 说实话，技术层面没有新东西。就是周日我刚发过的3DIC、先进封装、Chiplet异构集成那套路线，台积电SoIC/CoWoS、Intel Foveros/EMIB、三星X-Cube、长存的Xtacking都在做同样的事。区别在于华为是被制裁逼到这条路上的，现在回过头来给它起了个名字，上升到”定律”的高度。😂 既然上升到了“定律”的高度，相关的设备和耗材将继续向好。3DIC路线越被产业界认可，先进封装的资本开支就越大。混合键合设备、TSV刻蚀和电镀设备、ABF载板、underfill材料、CMP研磨垫、CMP浆液、硅片，用于Chiplet的高密度RDL和micro-bump工艺，这些环节的需求曲线又被这轮叙事再加速一次。包括那些下游的先进封装厂，盛合晶微、通富、长电。

针对英伟达（NVIDIA）即将发布的 Feynman（费曼） 架构，整理了关于三种记忆体SRAM，HBM5，HBF在费曼架构中的协作关系。很多人被这种眼花撩乱的记忆体搞懵了，我来给你们缕顺它们。 一、 3D SRAM：纳秒级“热记忆”突触 （计算核心的物理延伸） 核心功能： 消除访存延迟：提供 < 1ns 的响应，存储单周期内的**瞬时激活值（Activations）**与指令碎片。 高速缓冲池：作为 HBM5 与 Tensor Core 之间的桥梁，通过 SoIC（混合键合） 直接堆叠在 GPU 核心上方，确保计算单元零空转。 技术规格： 带宽/容量：片上带宽 > 150 TB/s，单片容量 1.5 GB - 3 GB。 工艺：采用 2nm / 3nm 工艺，由台积电（TSMC）主导 SoIC 堆叠。 厂商格局：海力士与美光聚焦高密度 6T SRAM 单元以优化热功耗；三星则利用 IDM 优势自研定制化 SRAM 晶圆。 二、 HBM5：费曼架构的“温记忆”主干 （存内计算与 3D 键合巅峰） 核心功能： 模型全集载体：存储 全量权重（Weights） 与 活跃 KV 缓存。 存内计算 (PIM)：底层 Base Die 由英伟达定制，支持在存储端直接进行向量加法等预处理，释放 GPU 算力。 技术规格： 性能：单芯片带宽 15 - 20 TB/s，单卡容量可达 1 TB。 互联：全面转向 Hybrid Bonding（混合键合），支持 20-24 层 堆叠。 厂商路径： SK 海力士：依靠 Advanced MR-MUF 向混合键合平滑过渡。 三星：路线最激进，主导 16 层以上全混合键合。 美光：主攻低功耗控制（低 pJ/bit）。 闪迪/西数：通过 CBA 技术 积累提供高速逻辑层 IP。 三、 HBF (High Bandwidth Flash)：智能体“冷记忆”仓库 （长上下文存储的终极方案） 核心功能： ICMS 平台核心：专门存储 非活跃 KV 缓存，解决 AI Agent 数月跨度的对话记忆。 冷热置换：通过 CXL 3.1 协议实现与 HBM5 的数据无损迁徙。 技术规格： 性能：读取速率达 1.6 - 2 TB/s（接近 HBM），容量高达 8 TB - 16 TB。 耐久度：内置硬件磨损均衡引擎，寿命达普通 NAND 的 5 倍。 厂商路径： 闪迪/西数：领军者，将 HBF 控制器直接键合在 BiCS NAND 下方。 SK 海力士：开发 HBF-NAND 堆栈，力求外形尺寸与 HBM 统一。 三星：推出低延迟 Z-NAND 混合体，缩小与 DRAM 的性能鸿沟。 四、 协作关系总结：AI Agent 任务流 在英伟达费曼（Feynman）架构的 AI Agent 任务流中，三者构建了从“神经反射”到“深度思考”的记忆闭环：3D SRAM 以 < 1ns 的延迟在芯片内实时处理瞬时激活值与指令，确保计算核心零停顿；HBM5 作为封装内的动力心脏，通过 \sim 5 TB/s 的带宽承载全量模型权重与活跃 KV 缓存，维持推理逻辑的连贯性；而 HBF 则作为系统级的长期记忆库，利用 8-16 TB 的海量空间存储非活跃上下文，通过 CXL 3.1 协议与 HBM5 实现数据的冷热置换，共同支撑起智能体跨越时空的复杂任务处理能力。

今天推演了一晚上英伟达3.16号的下一代gpu芯片Feynman费曼，给你们刨析到了英伟达真正意图，汇总了一份报告给老板们。 深度报告：《AI 算力的终极变局 —— 费曼（Feynman）架构下的“光、存、算”范式转移》 发布日期： 2026 年 3 月 1 日 核心标的： $NVIDIA, $SK Hynix , #Samsung# , $TSM 台积电， $AVGO 博通, #中际旭创# , #新易盛# 投资主题： 从“芯片外挂”到“系统级封装（SiP）”的降维打击 报告摘要：打破物理极限的三个维度 在 2026 年 GTC 大会的背景下，英伟达正式确立了从 Rubin (2026) 到 Feynman (2028) 的演化路径。其核心战略意图已非常明确：通过 3D 堆叠（SoIC）和硅光子（CPO）技术，将原本属于产业链上下游的利润（存储、网络）强制“吸入”GPU 封装内部，实现从芯片供应商向“全栈系统承包商”的身份转型。 一、 英伟达 GPU 演化路径：从“微缩”转向“空间堆叠” 英伟达的架构演进已进入“后摩尔时代”的物理博弈： Blackwell (2025): 最后一代 2.5D 封装的巅峰，主力适配 1.6T 可插拔光模块。 Rubin (2026): HBM4 的元年。引入 3nm 增强型工艺，首次在 Base Die（底座）上尝试逻辑集成。 Feynman (2028): 终极形态。采用台积电 A16 (1.6nm) 工艺与 背面供电（BSPDN）。 核心创新： 将 SRAM（LPU Dies）垂直堆叠于 GPU 之上。 角色变化： GPU 不再仅仅是计算单元，而是一个自带“高速公路（CPO）”和“超大油箱（3D SRAM）”的独立系统。 二、 存储（HBM & SRAM）演化路径：从“外挂”到“共生” 1. 技术演进与角色变迁 HBM4 (2026/2027): 接口位宽从 1024-bit 翻倍至 2048-bit。最关键的变化是 Base Die（逻辑底座） 的权力移交。存储厂（海力士/三星）必须与 $TSM 台积电深度绑定，生产 5nm 级的逻辑底座。 3D SRAM (2028): 费曼架构引入 LPU Dies。这层高带宽（80-100 TB/s）缓存将承担 70% 的实时计算数据交换，导致 HBM 从“频繁访问的内存”退化为“高容量的背景油箱”。 2. 供需测算：40% GPU 增长下的 EB 级黑洞 按照 GPU 年增 40% 的复合增长率，叠加单卡 HBM 容量倍增（192G \rightarrow 288G \rightarrow 576G）： 2026年需求3.63EB供给2.8EB，缺口22.9% 2027 年需求冲破 10 EB供给5.5EB,缺口45% 2028年需求冲破28EB供给11EB，缺口61% 产能博弈： SK 海力士凭借 MR-MUF 工艺的良率优势，在 HBM4 时代仍将拿走 60% 的 NVIDIA 订单。三星则试图通过“Foundry + Memory”的一体化服务（One-stop Solution）在费曼时代通过定制化 Logic Die 翻盘。 三、 光模块演化路径：从“线缆”到“引擎” 光模块正面临行业历史上最剧烈的身份重构： 1. 三段式跨越：Pluggable \rightarrow LPO \rightarrow CPO 可插拔（Pluggable）： 正在触碰 1.6T 的功耗墙。 LPO (2025-2026)： 新易盛的护城河。通过去除 DSP 降低 30% 功耗，这是费曼量产前解决热瓶颈的最优过渡方案。 CPO (2027+)： 博通与中际旭创的终极战场。如图所示，PIC（光子芯片）直接与计算核心通过 SoIC 混合键合。 2. 实质威胁与角色错位 博通 (Broadcom)： 利用 ASIC 优势，试图推行“芯片内集成”，直接剥离传统光模块公司的整机价值。 中际旭创/新易盛： 战略意图是向上游挺进。中际旭创通过 70% 的硅光芯片自研率，将自己从“组装厂”转化为“半导体光引擎厂”，从而在费曼芯片的 CPO 供应链中争取“二供”或“定制化服务商”的地位。 四、 英伟达的最终战略意图：建立“物理层”护城河 通过费曼架构，英伟达意图实现以下三个战略垄断： 1.脱离 DRAM 周期绑架： 通过大规模 SRAM 堆叠，降低对外部高价 HBM 带宽的依赖，从而在存储周期涨价时拥有更高的议价权和架构冗余。 2.吞并互连生态： 费曼芯片集成 CPO 后，英伟达不仅卖 GPU，还实质上卖掉了原本属于模块厂的 1.6T/3.2T 互连收入。 3.打造“单卡即机架”： A16 工艺 + 背面供电 + 3D 封装，让单颗费曼芯片的吞吐量等于现在的一个小型机架。这迫使所有下游云巨头（Google, AWS）只能购买其整体解决方案，无法通过自研模块进行“零件组装”。 五、 投资建议：谁是这场再分配的赢家？ 绝对确定性：SK 海力士 & 三星。 虽然 SRAM 减少了单位带宽依赖，但总算力暴涨带来的 “容量缺口” 是 EB 级的物理事实。海力士 2026 年单季 $250 亿利润只是开端。 爆发弹性：新易盛 & 中际旭创。 关键指标是“自研芯片替代率”。如果旭创能成功在费曼芯片量产前完成台积电的 SoIC 认证，它将获得类似半导体 IP 公司的估值倍数（Re-rating）。SRAM 堆叠非但不会削弱光模块的重要性，反而会将其推向“决定性”的地位。 台积电： 它是最大赢家。因为无论是底部的 Feynman Die 还是顶部的 LPU Die，以及它们之间的混合键合（Hybrid Bonding），全都要在台积电完成。 系统控制：博通 (Broadcom)。 它是唯一能与英伟达在 CPO 架构上抗衡的巨头，适合作为 AI 网络的防御性底座。 报告结论：英伟达费曼芯片通过 LPU Dies 和PIC/EIC 与 GPU 完全共封装，降低了HBM和光模块公司的溢价能力

Aletheia Capital 首次覆蓋創意電子（GUC），評等「買進」，目標價 12,000 元，較現價 7,615 元有約 58% 上漲空間，風險評為高。 代理型 AI 工作負載擴增、運算成本上升，促使 CSP 與 AI 實驗室加速自研 ASIC。創意電子受惠於先進封裝 IP、統包服務，以及與台積電 DTP 的緊密關係。產品線已從 Google、微軟自研 CPU，擴展至多家 CSP 客製 ASIC。 報告預估 2027 年 N3／N5 晶圓配額將增至約 18 萬片 N3 加 5 萬片 N5，較 2026 年約 3.5 萬片大幅成長 5 倍，反映 NRE 高轉換為量產營收。公司近期募資 650 億元（約現有現金 8 倍）以因應需求。營收預估 2026 年翻倍至約 739 億元，2027 年再增約 4 倍至 3,375 億元，2028 年續增至約 4,817 億元。EPS 預估 2026 年 63.9 元、2027 年 332.1 元、2028 年 472.2 元，三年暴增約 8 倍，明顯高於市場共識。 毛利率因統包比重提高可能由 24% 降至 19–20%，但營運槓桿可推升營業利益率逾 200 個基點；TK1 比重由 2026 年約 20% 升至 2027 年逾 50%，加上更多 SoIC／CoWoS 的 TK3 案子，淨利率可望走升。尚未納入模型的選擇權包括 Google TPU v10、AWS／Meta 客製矽晶、HBF 與 CPO 等，若轉換可能自 2028 年起額外貢獻逾 100 元 EPS。風險在於需求能見度與執行力。

2026/09/16 AI 產業趨勢 產業結構變化 1. Agentic AI 推升 CPU 傳統訓練／推論以 GPU 為主。Agentic AI（任務啟動 → 排程 → 找工具 → RAG → 分析）高度依賴 Web Gateway、通用伺服器、always-on storage。功耗比從「4GW GPU 對 1GW CPU」朝 1:1 發展，CPU 用量與耗電可能接近 GPU。 2. CPO／NPO 與光通訊 - 架構：Scale-up（rack 內）／Scale-out（跨 rack）／Scale-across（跨 DC）；開始討論 Scale-in（die-to-die 光互連）。 - CPO＝光引擎在載板；NPO＝光引擎在主機板＋socket；OIO＝中介層上的 optical I/O。兩者 OE 相同（台積電 COUPE 整合 PIC＋EIC），差異只在載體與連接器。NPO 不消滅 CPO 供應鏈。 - Nvidia Rubin Ultra：NVL72 vs NVL576。NVL576 用 8 個 rack、無獨立 switch rack，每 rack 72 GPU＋72 switch；每 GPU 額外負擔約 12.8T 光頻寬。相對 Blackwell 單 GPU 對應 1 顆 800G，整體光模組頻寬需求大幅提升（簡報稱可到約 8 倍量級）。 - 對 PCB：訊號在晶片端就轉光後，主機板只需低速控制訊號，CCL 等級可從 M8／M9 降至 M4；448G SerDes 時銅線可能連 5–10 公分都跑不了，必須全面改走光。傳統「升 CCL 規格推 ASP」邏輯將被結構性改變。 3. 先進封裝與 ASIC - 晶片開發成本：28nm 約 1 億美元 → 1nm 破 10 億 → IC 設計不再是輕資產，只有大廠玩得起。 - Reticle size：5.5x CoWoS 成熟；9x 遇嚴重 warpage。Google Humufish／A5922（MTK 設計）是明年少數衝 9x 的，用 EMIB。Nvidia Rubin Ultra 維持 5.5x，改兩顆 GPU die 用 SoIC 堆疊。 - Google 網路拓樸 3D Torus → 6D Torus，每節點連接數 6→12，optical I/O 對外頻寬上看 3.2T。 - 2028：Hum fish（8Hi HBM）與 Trigger fish（12Hi），MTK、EMIB-T、2nm c-die＋3nm I/O die。 - 2029：Merope（性價比、AMD＋BRCM、SoIC＋CoWoS）與 Icefish（可能 MTK＋GUC、SoIC＋EMIB-T）——製程與贏家目前都還很不確定。 4. 玻璃基板 TSMC／Ibiden／Innolux 合作中。5.5x SoIC warpage 嚴重，玻璃基板是解方之一（NV、BRCM 都積極）。需做 TGV、填金屬、上下堆疊 ABF。供應鏈已開始分流（南亞、SEMCO、Toppan、欣興、群創、DNP 等）。