半导体封装的“隐形中枢”：inline检测与OSAT的再定价 半导体产业正在经历一次重心转移：性能提升不再只依赖晶体管缩小，而是越来越依赖封装。2.5D、3D、HBM、chiplet，本质上都在把“系统能力”搬到封装环节。这也直接抬高了OSAT（外包封装与测试）的战略地位。 封装重要性的提升，带来了inline检测的快速增长。 OSAT（Outsourced Semiconductor Assembly and Test）负责两件事： 把裸die封装成可用芯片（封装） 验证芯片是否可用（测试） 过去这是一个低技术、低毛利的环节。但在AI时代，情况变了： 多die集成（chiplet） HBM堆叠 nm级对准要求（hybrid bonding） 封装正在变成： 性能瓶颈 + 良率瓶颈 + 成本瓶颈 inline是一种生产方式：所有工序连续完成，并在生产过程中实时检测与反馈（闭环） 对应另外一个环节是offline：做完再测（开环） 先进封装中的inline检测主要分三类： 1）光学检测（主力） bump高度 overlay（对准） 表面缺陷 特点：速度快，可全量inline。 2）X-ray检测 焊点空洞 TSV缺陷 内部结构问题 特点：能看内部，但速度慢，多用于抽检。 3）电性测试 功能验证 性能分档 更接近最终测试，不属于核心inline控制体系。 inline检测的目标不是“最精确”，而是在不降低产线效率的前提下，实现足够精确的实时反馈 核心矛盾：精度 ↑ → 速度 ↓；速度 ↑ → 精度 ↓ 先进设备的价值，就是在这个矛盾中找到最优解。 inline检测的壁垒来自多维叠加： 1）物理极限 nm级对准 μm级结构 工业环境下接近科研精度 2）速度 vs 精度的工程平衡 高throughput + 高精度同时实现 3）算法与数据 缺陷识别、pattern分析 强依赖历史数据与持续训练 4）工艺耦合 测量 → 调整工艺 → 再测 形成闭环系统 5）客户验证 TSMC / Samsung Electronics / Intel 验证周期长（1–3年） 一旦导入，很难替换 所以门槛极高。inline设备不是工具，而是嵌入客户制造系统的一部分。因此这个市场高度集中： 系统级控制 KLA Corporation Applied Materials → 控制数据与闭环 关键测量节点（alpha来源） Camtek Ltd. Onto Innovation Nova Ltd. → 控制关键测量维度 三家核心玩家对比（Onto / Nova / Camtek） 这三家公司虽然同在inline赛道，但本质上卡的是不同位置。 一句话结论 Onto = 广度（平台） Nova = 深度（前道工艺） Camtek = 弹性（先进封装/HBM） 1️⃣ Onto Innovation 定位： 前道 + 封装双覆盖 optical metrology + inspection + litho 优势： 产品线最广 客户最分散 抗周期能力强 劣势： 单点技术不如Nova深 封装不如Camtek极致 2️⃣ Nova Ltd. 定位：前道metrology核心玩家 优势： 技术深度最强 工艺绑定最深 数据壁垒最强 劣势： 封装参与较少 弹性不如Camtek 3️⃣ Camtek Ltd. 定位： 先进封装（HBM / 3D） 优势： 聚焦3D检测 HBM需求直接驱动 使用频率极高 劣势： 产品线较窄 对周期敏感 竞争关系本质 KLA = 控制系统 Onto = 广覆盖 Nova = 深度测量 Camtek = 封装核心检测 这不是单一赢家市场，而是： 每个关键测量维度一个龙头 封装是制造能力，检测是控制能力。区别在于： 封装 → 可扩产、可竞争 检测 → 嵌入流程、难替代 inline检测具备三个核心特征： 高频使用（每一步都测） 强绑定（工艺耦合） 决定良率（直接影响利润） 在这个体系中：谁打通从设备到数据的全节点，掌握“反馈权”，谁就掌握利润分配权。 免责声明：本人持有文中提及的标的，观点必然偏颇，非投资建议dyor

华为τ scaling定律营销策略，无非是more than moore的广义摩尔定律的另一种说法而已 作为芯片架构师，我更感兴趣的，还是芯片密度提升，ppt上41%能耗提升和12.7%性能提升，到底是怎么实现的 看完了论文，感觉华为这次创新，本质上是用设计复杂度高 + 高制造成本 + 超前散热，一定程度弥补了工艺差距 ----------------- 1. 华为芯片堆叠带来的等效密度提升，是虚假宣传还是真的，是不是工艺突破？有没有实打实的好处？ 等效密度提升的来源，是两片芯片用hybrid bonding技术绑在一起，投影面积理论上能减小一半，但第一代不是全芯片双层折叠，而是选择性折叠关键logic，所以只有大概53%的芯片面积实现了折叠(密度155->238)，等到后面几代折叠面积会逐渐增大，到2030年接近全折叠（密度155->292） 这2026第一代等效密度从 2025 年 155 MTr/mm² 跳到 2026 年 238 MTr/mm²，时钟频率也提升了12.7%，功耗比提升41%，表面上看似乎和工艺突破没有什么区别，但有一点重要区别就是leakage power华为从头到尾没有提，只要工艺节点不变，gate leakage、junction leakage 不会因为 3D stacking 自动改善 2030年到2031年的等效密度突变，大概率是来自于2层堆叠到3层堆叠，正如2025到2026年的等效密度突变，时钟频率突变，来自单层到2层折叠 所以从leakage没提这个事来看，这个2031年等效1.4nm，和工艺节点上的突破没有联系。 本质上是用设计复杂度高 + 高成本 + 超前散热 + 超前部署advanced packaging，一定程度弥补了工艺差距 ----------- 那么这样看起来虚假的等效密度提升，有用处吗？好处在哪里？ 有的，设计上topology折叠，原来要跑几毫米的水平走线，折叠后变成了几十微米。降低了super buffer/bus的长度，降低了clock tree的深度（clock depth -42%、clock wire -28%），clock skew也带来了改良(-25%)，这对动态功耗的改善是实实在在的。部分critical path的缩短，也让时钟频率的上升更容易 所以ppt roadmap上performance的提升，从2025年到2026年上升了12.7%，大部分都是来自于时钟频率的上升（12.7%） 所以好处基本上是topology拆分电路逻辑设计上带来的提升 既然没有实质上的工艺提升，华为芯片堆叠带来等效密度提升的trade off代价在哪里？ 三个代价：散热超前发展，设计复杂度高，制造成本变高 最大的代价就是热密度的同步上升，理论上logic on logic都是CPU execution发热最严重的区域，这部分折叠起来相当于功耗密度直接翻倍，但算上41% power efficiency改善，功耗密度仍只比非堆叠方案高40%左右。所以第一代只能对最关键的部分做折叠，大概只占全芯片面积的53%。 所以散热技术也被逼的超前发展，直接上毫米级的MEMS风扇，做micro-cooling fan。 另外的代价就是设计复杂度的变高，critical path的折叠，哪个部分的logic能折叠，折叠之后又会带来从前端到后端的巨大变化要推翻重来 现有的所有EDA工具也不可能支持3D topology，论文自己也承认，full-scale LogicFolding需要全新的3D-native EDA toolchain，把多层stacked dies当作单一连续设计实体处理。哪些logic能折叠、折叠后的inter-die timing closure怎么做，Physical Design（PD）也是难点 制造成本也会更高，被迫超前部署advanced packaging封装，1.5~2um的hybrid bonding + logic on logic都是很有挑战需要显著更高的成本 以前一层wafer做一次光刻；现在两层wafer分别做光刻再bonding，加上hybrid bonding的overlay控制（论文要求<0.5μm）、TSV、KOZ keep-out zone、冗余修复、良率乘法损失，每颗芯片的制造成本和测试成本都要显著上升 -------------------------- 2. Tau scaling这个说法，scaling的到底是什么，这个scaling技术路线是不是一次性的design topology红利？潜力如何？持续进步的空间在哪里？ τ Scaling的核心主张是：用时间常数τ替代几何线宽作为全栈优化目标，在器件、电路、芯片、系统四个层级分别压缩特征延迟 公式本身没有任何新物理。"关注瓶颈延迟"是所有架构师都在做的事情。整个行业都知道互联RC是延迟瓶颈，TSMC每一代工艺都在用low-k dielectrics/semi-damascene等手段降RC。把一个众所周知的优化方向包装成"定律"是显然的营销宣传手段，本质是More than Moore的广义摩尔定律的另一种说法 抛开marketing，华为目前所谓RC delay的改善，本质上是芯片堆叠之后，topology距离缩短，让匹配的effective RC都变小，不是RC工艺常数 至于scaling的意思，是能持续发展的一条roadmap。这里的持续改善路径指的是，全芯片堆叠的层数越来越多，从25~30年的2层堆叠，到31年开始的3层堆叠，以后甚至会考虑4层堆叠 第一代折叠技术甚至不是全芯片双层折叠，而是选择性折叠关键logic，所以只有大概53%的芯片面积实现了折叠(密度155->238)，等到后面几代折叠面积会逐渐增大，到2030年接近全折叠（密度155->292）。2031年的roadmap之所以会出现一个阶跃，就是因为那是从2层折叠到3层折叠的时间点。 但需要注意的是，这个scaling方法的边际效应是逐渐缩小的，折叠成双层的收益是100%，2->3层的收益就只有50%，如果2035年再从3->4层堆叠，收益就只有33%了 另外随着堆叠层数变高，上面说到的三个挑战，散热，设计复杂度，成本，都是越来越大 --------------------- 3. 华为的芯片堆叠，是不是TSMC/AMD已经有的hybrid bonding技术？华为做到的是cache on logic，cache on cache，还是logic on logic，logic on logic最大的散热问题是怎么解决的？ 是已经有的技术没错，但同时也是把现有技术指标做到了领先也是真的，3D堆叠本身不是新技术，TSMC的hybrid bonding量产还是6um，华为论文给出Kirin 2026的hybrid bonding pitch是1.5μm 我在刚刚看到华为的堆叠消息之后，第一反应也是怀疑和AMD的3D V cache类似，它主要把 SRAM cache 叠在 已经有的L3 cache 区域上，通常会避免直接堆在最热的 CPU execution logic 上，就是避免散热问题，毕竟SRAM 的功耗密度和热点特性与high-activity logic 不一样，如果最热的logic on logic堆叠，散热恐怕会碰到困难 但看了更多数据之后，clock buffer -56%、clock depth -42%、clock wire -28%，这些只有在core内部的clock distribution被重构时才可能发生。纯SRAM stacking不会碰core内部的clock tree。另外如果只是cache on cache，大概率是不需要单独MEMS微型风扇额外散热的，证据普遍都指向logic on logic方式 华为这个技术的精妙之处在于，logic on logic 折叠之后热密度并没有翻倍，而是因为topology的好处，能耗下降了30%，这样热密度只上升了40~50% 而第一代没有完全把整个最热的execution logic 100%堆叠起来，论文也明确说selectively applied along key critical paths，只是大概53%有选择性关键路径会堆叠起来，可能颗粒度都没有那么好，只是IP堆叠在IP上，那么热密度上升也许能维持在20%以内 但这条道路继续前行，超前发展的散热就成了必然，现在是MEMS微型毫米级的主动散热风扇，紧贴处理器传导效率高，和华为手机一样，散热堆料特别足，而且技术领先同行。 以后怕是要把HBM7/8的微流道散热技术提前用起来了，毕竟HBM7/8要上24+层堆叠，华为很可能要在提前用上下个世代的散热技术了 ------------------------- 4. 从架构角度来说，最重要的问题，华为41%的power efficiency（能耗比）提升，到底是怎么实现的？为什么AMD的3D V cache没有这么大的提升？ 首先确定41%的定义。论文只说"SoC performance-core power efficiency improved by 41%"，没有给出benchmark名称、Voltage/Freq点、温度条件、功耗边界。但PPT roadmap上有一个关键线索：ISO-Power Performance的数字，2025年是2.75，2026年是3.1，提升12.7% 这个时钟频率提升12.7%完全一致，可以理解为，同功耗的性能提升是12.7%，绝大部分是时钟频率提升带来的 至于能耗比上优化的猜测是，LogicFolding缩短critical path → 在固定Vdd下Fmax从2.75GHz提升到3.1GHz → 这意味着在原来的2.75GHz频率下，有了约12.7%的timing headroom → 这个空间在iso-performance模式下可以换成更低的Vdd 另外的能耗比的提升，可能也来自于电路折叠之后，cache hit latency的下降。从业界经验来看，一般L2/L3 cache hit latency下降10%，CPU整体性能会有至少5%的提升 ppt里显示SRAM latency下降30%，估计会有一部分转化为cache hit latency的下降 AMD的3D V cache没有这么大的提升，主要是因为AMD的底层logic die并没有重新设计，3D cache的延迟latency不仅没有减小反而加大，只是增加了cache大小，收益不如latency下降那么明显。 另一方面，clock skew的下降,critical路径变短，造成电路timing变好，意味着华为可以使用更低的vdd（猜测甚至能低7~8%），以及路径缩短所带来的RC的下降(考虑到clock buffer -56%、wire -28%、SRAM pJ/bit -24%这些数字，比如C_eff下降10~15%合理)，再加上clock tree的整体缩短和下降，确实是有可能在部分Voltage/Freq点做到同性能下，做到30%的功耗下降的，而30%的功耗下降换算过来就是41%的power efficiency 对比苹果和高通，每一代手机芯片在iso-power下单核性能一般提升10-20%，iso-performance下功耗一般降30-40%，这是V/F曲线的特性决定的，所以从经验上来说，数字是对的上的。 所以这个power efficiency（能耗比）的提升，从现有的数字上来说可以从topology推导出来是合理的，可能真的和工艺节点没有太大关系 ---------------------------- 5. 这个技术路线有没有可复制性，其他家会不会效仿？ 短期内不会大规模效仿，因为性价比和风险收益比来说不好。长期来看，这个方向所有人都在走，只是名字不一样 华为做LogicFolding的根本驱动力是制裁，工艺节点被卡在7nm，只能在封装，散热，和设计层面想办法弥补。华为也为此付出了不小的代价：散热成本，设计复杂度，以及制造成本更高（包括良率）。这是一个被逼出来的路线，不是一个自然选择 其他玩家在用TSMC就能做到正常的经济迭代，是没有必要冒着这个风险，去超前迭代散热技术和设计复杂度的 长期来看，Intel的Foveros、TSMC的SoIC、AMD的MI300的3D stacking都在朝同一个方向走。如果继续追最先进节点的经济性持续恶化，那么"固定一个成熟节点+3D topology optimization"的路线会越来越有吸引力 散热方面，MEMS微型风扇和微流道也会成为未来HBM散热的主流 ------------------- 总结一下，华为这次的创新，绝对是值得尊重的，在制裁环境下，用极高的设计复杂度和成本，在一个被锁定的工艺节点上大胆重新设计，榨出了一次大的topology红利，虽然它有天花板。每多加一层的边际收益递减（堆叠1->2层, 2->3层, 3->4层，提升百分比变小），leakage无法解决，散热越来越难，3D EDA工具链更是全新的挑战。 但这个Tau scaling不是一条可以走十年的指数增长路径，每次爬完一个台阶，下一个台阶更难爬，而且台阶更矮收益更小，华为以后想缩小差距，还得再想想靠什么其他的路线

今天 @dexteryy 又在群里发布好文， 给大家总结 share： 美股散户只能指望赚两种钱 一种是承担已经有确定性的风险，赚风险溢价 另一种是从来自不确定性的超预期成长中赚钱 第一种指：大家都知道这东西缺，你跟着买，赚的是"敢承担风险"的钱 第二种指：大家还没意识到下一个瓶颈在哪，你提前押中了，赚的是"看得比别人远"的钱 文章核心把 AI 上游分两类 第一类收益 = 已知短缺的风险溢价 ▪️ 短缺、订单、capex 都被市场看见了，你赚的是「承担已知风险」的溢价 ▪️估值已经反映强景气，主要风险是回撤 GPU 不够、HBM 内存不够、台积电产能不够——你知道，华尔街也知道，所有人都知道。 英伟达、台积电、ASML、SK 海力士、美光，都是好公司。但现在买它们，赚的不是"发现了别人没看到的机会"，是"别人都看到了，你赌它还能继续涨"。涨了你赚风险溢价，回调了就做空自己小区房价。这是第一种钱的本质。 已知的短缺已经被定价，你买的是承担已知风险的溢价，不是发现新机会 第二类收益 = 未被定价的非共识成长 市场还没充分定价某个变量上修 比如瓶颈从 GPU/HBM 迁到光互连/电力，或某种新架构成为标准 AI 算力基建的瓶颈在迁移，2023-2024 年大家都在抢 GPU，就像村里比赛修路，一开始抢挖掘机，挖掘机够了路修好了发现没有收费站、没有电、散热也跟不上，就开始抢别的了 如何找下一阶段的瓶颈？ ▪️ 光互连：数据中心里芯片之间传数据，铜线快到极限了，要换成光 ▪️ 电力：大型 AI 数据中心的用电量相当于一个小城市。电从哪来、怎么送进去、机架怎么供电 ▪️散热：芯片越来越热，风冷不够，液冷变成标配 ▪️网络：几万张 GPU 要互相通信，网络带宽和延迟 这些就是第二种钱的来源：市场还没完全意识到这些会成为下一个"GPU 级别的短缺"的时候，你看见了 核心判断公式： 越接近当前已知瓶颈，越是第一类（风险溢价） 越接近未来瓶颈迁移、架构切换，越是第二类（超预期成长） 三层投资框架（最重要的总结） A 层「已知瓶颈」 → 第一类钱 HBM / CoWoS / 先进制程 / EUV / AI server B 层「瓶颈迁移」 → 第二类钱 光互连 / 网络 / 液冷 / 机架供电 / 电力 C 层「复杂度复利」→ 长期第二类钱 EDA / IP / SerDes / 定制 ASIC / chiplet / 先进封装周边 三个散户最容易踩的坑 误判 1：把"好公司"当成"第二种钱" NVIDIA / TSMC / ASML / SK Hynix / Micron 都是好公司 英伟达是好公司，但现在买英伟达 ≠ 你比别人聪明。所有人都知道它好 买它们 = 赚已知风险溢价，不是发现非共识 误判 2：把"更缺"当成"第二类" HBM 更缺 ≠ 你能多赚。赚第二种钱不是因为"HBM 更缺"，是"市场低估了某个新东西会取代 HBM 成为瓶颈" 误判 3：忽略利润捕获能力，也就是只看需求不看谁赚到钱 服务器代工厂（ODM） 需求强，但毛利薄、库存重 → 被大客户压价，虽然行业受益但股东不一定受益 反过来，EDA / IP 不缺货，但 pricing power 强 + 客户锁定深 → 客户换不掉它，定价权在自己手里，股东收益更强 判断标准很简单：谁有定价权，谁被压价，谁是代工，谁拥有 IP 和客户锁定 文章最终判断（无任何投资建议） 第一类（赚风险溢价）：HBM、TSMC、CoWoS 主体、ASML/EUV、AI server / ODM、大宗材料 台积电产能是已经被市场看见的短缺，你买的是风险溢价 第二类（赚非共识成长）：光互连+硅光+CPO/LPO、AI 网络/SerDes/retimer、EDA/IP/定制 ASIC、先进封装周边（玻璃基板 / 混合键合 / 测试）、液冷+机架供电、电力链全套 光、电、热、网、设计复杂度，AI 算力基建下一阶段，是更可能赚到第二种钱的地方

针对英伟达（NVIDIA）即将发布的 Feynman（费曼） 架构，整理了关于三种记忆体SRAM，HBM5，HBF在费曼架构中的协作关系。很多人被这种眼花撩乱的记忆体搞懵了，我来给你们缕顺它们。 一、 3D SRAM：纳秒级“热记忆”突触 （计算核心的物理延伸） 核心功能： 消除访存延迟：提供 < 1ns 的响应，存储单周期内的**瞬时激活值（Activations）**与指令碎片。 高速缓冲池：作为 HBM5 与 Tensor Core 之间的桥梁，通过 SoIC（混合键合） 直接堆叠在 GPU 核心上方，确保计算单元零空转。 技术规格： 带宽/容量：片上带宽 > 150 TB/s，单片容量 1.5 GB - 3 GB。 工艺：采用 2nm / 3nm 工艺，由台积电（TSMC）主导 SoIC 堆叠。 厂商格局：海力士与美光聚焦高密度 6T SRAM 单元以优化热功耗；三星则利用 IDM 优势自研定制化 SRAM 晶圆。 二、 HBM5：费曼架构的“温记忆”主干 （存内计算与 3D 键合巅峰） 核心功能： 模型全集载体：存储 全量权重（Weights） 与 活跃 KV 缓存。 存内计算 (PIM)：底层 Base Die 由英伟达定制，支持在存储端直接进行向量加法等预处理，释放 GPU 算力。 技术规格： 性能：单芯片带宽 15 - 20 TB/s，单卡容量可达 1 TB。 互联：全面转向 Hybrid Bonding（混合键合），支持 20-24 层 堆叠。 厂商路径： SK 海力士：依靠 Advanced MR-MUF 向混合键合平滑过渡。 三星：路线最激进，主导 16 层以上全混合键合。 美光：主攻低功耗控制（低 pJ/bit）。 闪迪/西数：通过 CBA 技术 积累提供高速逻辑层 IP。 三、 HBF (High Bandwidth Flash)：智能体“冷记忆”仓库 （长上下文存储的终极方案） 核心功能： ICMS 平台核心：专门存储 非活跃 KV 缓存，解决 AI Agent 数月跨度的对话记忆。 冷热置换：通过 CXL 3.1 协议实现与 HBM5 的数据无损迁徙。 技术规格： 性能：读取速率达 1.6 - 2 TB/s（接近 HBM），容量高达 8 TB - 16 TB。 耐久度：内置硬件磨损均衡引擎，寿命达普通 NAND 的 5 倍。 厂商路径： 闪迪/西数：领军者，将 HBF 控制器直接键合在 BiCS NAND 下方。 SK 海力士：开发 HBF-NAND 堆栈，力求外形尺寸与 HBM 统一。 三星：推出低延迟 Z-NAND 混合体，缩小与 DRAM 的性能鸿沟。 四、 协作关系总结：AI Agent 任务流 在英伟达费曼（Feynman）架构的 AI Agent 任务流中，三者构建了从“神经反射”到“深度思考”的记忆闭环：3D SRAM 以 < 1ns 的延迟在芯片内实时处理瞬时激活值与指令，确保计算核心零停顿；HBM5 作为封装内的动力心脏，通过 \sim 5 TB/s 的带宽承载全量模型权重与活跃 KV 缓存，维持推理逻辑的连贯性；而 HBF 则作为系统级的长期记忆库，利用 8-16 TB 的海量空间存储非活跃上下文，通过 CXL 3.1 协议与 HBM5 实现数据的冷热置换，共同支撑起智能体跨越时空的复杂任务处理能力。

《AI时代，投资者必须全栈》 ai investor has to be Full-Stack Investor 过去的投资世界，讲究“分工”： 有人做宏观，有人做行业，有人做基本面，有人做量化。 但进入 AI 时代之后，这种分工化的投资方式正在迅速失效。 今天，一个真正能理解、看懂并抓住 AI 时代财富机会的投资者，必须是 全栈型投资者（Full-Stack Investor）。 就像技术行业曾经出现“全栈工程师”一样，未来的投资世界也将被“全栈投资者”主导—— 既懂宏观，也懂技术；既能判断行业，也能写工具；既能分析，也能自动化。 这是时代的要求，也会是下一代投资者最核心的竞争力。 一、为什么 AI 时代投资者必须全栈？ 1. AI 是一个端到端的超级产业链，任何一个环节都可能反转你的判断 AI 涉及的链条长到前所未有： 算法（Transformer、MoE、World Model） GPU（NVDA / AMD） HBM（SK hynix / Samsung / Micron） 先进封装（TSMC CoWoS / SoIc） 光互联（Broadcom / Coherent / Intel SiPh） 数据中心（VRT、NET、DDOG） 能源（BE、CWEN、XIFR） 云与 AI 平台（GOOG、MSFT、META、OpenAI） AI 应用层（PLTR、SaaS 全部重构） 任何一个瓶颈、任何一个突破，都会改变整个板块的涨跌逻辑。 如果你不了解光互联，你看不懂 GPU 可扩展瓶颈。 如果你不了解 HBM，你判断不了 AMD/NVDA 的代差。 如果你不了解能耗和冷却，你不知道数据中心为什么比 GPU 更紧缺。 如果你不了解算法，你根本无法判断“算力需求是否会继续指数级增长”。 AI 投资不是单点知识，而是端到端系统理解。 2. 信息量爆炸，纯靠人力无法覆盖 AI 相关的信息密度，已经远超传统行业： 供应链新闻 算法论文和技术突破 Big Tech CapEx 更新 监管和出口管制 数据中心扩张与电力审批 GPU 交付时序 行业会议与内部技术路线 X/Twitter 讨论流 各类模型 benchmark 和产品更新 每天 1000+ 条信息可能只是行业平均水平的投资者。 不用工具自动化，就永远落后于别人。 全栈投资者最大的优势，就是能自己构建信息“摄取与过滤系统”。 3. 技术周期太快，不懂技术就无法提前布局 AI 的技术迭代速度大概是： 每 3～4 个月一次重要突破 每 6～9 个月一次产品更新 每 12～18 个月一次算法范式变化（MoE、SSM、World Model） 每 24 个月一次硬件架构代差（H100 → B200 → Rubin） 如果你不了解技术周期，你根本无法预测： 哪家公司未来一年会爆发 哪条供应链会卡住 哪个环节会成为新赢家 谁会在 2 年后被替代 技术理解能力，是 AI 投资者未来的基本素养。 二、为什么“开发能力”也是未来投资者的必修课？ 真正的全栈投资者，不只是会分析，还必须会“开发自己的工具”。 因为： 1. 投资者的核心能力之一是“快速验证观点” 你想验证： 最近 48h 哪些 AI 项目最热？ 某事件（财报/政策）对哪些股票影响最大？ 算力增速 vs 数据中心供电缺口的关系？ 模型参数增速 vs HBM 需求增长？ 只要你会vibe coding，你就能在马上得到答案，而不是靠别人的两周后的分析。 2. 未来的投资者本身就是“产品经理” 投资者必须设计： 事件监控 数据库 自动摘要 自动分类 情绪分析 回测脚本 。。。。。。 这就是一个“投研产品”的完整系统。 会开发的人，能自己造最适合自己的系统；不会的人，只能用别人的系统，未必最适合自己 三、结语：AI 时代不会让投资更容易，但可能是碳基生物为数不多的选择之一 AI 并不会让投资变简单。 AI 会加速信息流动、压缩套利时间、加速竞争。 在这种环境下： 不会开发、不会自动化、不会跨学科推理的投资者，将被淘汰。 懂技术、懂产业、懂开发、懂金融的“全栈投资者”，会成为下一代的超级个体。 更不用说，当ai开始大量替代人力的时候，投资，可能是唯数不多的，你可以选择不被替代的工作。 真正的 AI 投资时代刚刚开始。 只有全栈型投资者，才能吃到全周期的红利。

随着AI芯片功率越来越高，GPU、AI ASIC、HBM逻辑层、交换芯片开始需要超高电流、超高功率密度、超高速动态负载。 IR Drop、电迁移、热密度、高频噪声、金属层拥堵、电源完整性问题开始明显恶化。 因此，行业开始推进Vertical Power Delivery（VPD）与Backside Power Delivery Network（BSPDN）。 就是把过去需要在芯片正面金属层长距离绕行的电流，搬到背后垂直送电。 这样可以缩短供电路径、降低压降和功耗、释放更多信号层空间、提升高频稳定性、支持更大的Die和更高电流。 行业龙头已经全面推进。Intel 推出PowerVia，TSMC 推进Super Power Rail，Samsung Electronics 推进BSPDN。 VPD不是单一技术，而是一整套制造升级。背后需要晶圆减薄、TSV、铜填孔、背面金属化、Hybrid Bonding、Backside CMP、Overlay、X-ray检测、电源完整性EDA、高电流封装。很多过去非核心的步骤，正在变成AI时代的新瓶颈。 尤其是晶圆减薄、背面金属化、Overlay、X-ray计量、Power Integrity、高电流封装。这些方向未来可能出现类似CoWoS、HBM的产业重估。 VPD核心难点包括：超薄晶圆带来的翘曲、热变形与开裂；TSV与背面互连的高缺陷风险；供电与散热的耦合问题；Overlay与X-ray检测难度提升；以及Transformer workload带来的Power Integrity问题。 产业链上，第一层受益是先进逻辑Foundry，包括 Intel、TSMC、Samsung Electronics。 第二层受益是CMP、Bonding、Metrology、TSV设备，包括 Applied Materials、Lam Research、KLA Corporation、Onto Innovation。 第三层受益是Chiplet、HBM、CoWoS、Hybrid Bonding、高电流先进封装，包括 Amkor Technology、ASE Technology。 第四层受益是IVR、高频VRM、超低延迟供电，包括 Monolithic Power Systems、Infineon Technologies、Texas Instruments。 半导体行业正在从“逻辑密度竞争”转向“能量密度竞争”。未来先进芯片竞争的核心，不光是计算存储和通信，还有电力管理。免责声明：本人持有文章中提及资产，观点充满偏见，非投资建议，dyor

美股盘前别只看涨跌，今晚有几个信号值得盯。 📌 今日必盯 20:30 初请失业金数据公布 明天继续关注 TSMC 6 月营收窗口 📊 板块速览 AI 云算力： $IREN / $CRWV / $NBIS 半导体连接： $CRDO / $NVDA / $SOXX 稀土材料： $MP / $ALB / $LIN #WEEX# #美股速览# #AI# #半导体# #TSMC# #NVDA# #QQQ# #SOXX# #美股#

韩国砸1.3万亿美元搞半导体，我把设备股重新研究了一遍 上周，韩国政府联合三星电子与SK集团，宣布了韩国史上最大规模的产业投资计划，未来十年内在韩国本土半导体、AI数据中心及相关领域的总投资规模逼近 2000 万亿韩元（约合 1.3 万亿美元）。 这个消息让我把半导体设备公司全部重新捋了一遍，整理一下思路。 先说我的核心结论 如果HBM、DRAM这些先进存储未来几年还是AI最大的瓶颈，那最先把这块红利吃进自己嘴里的是给存储厂卖设备的公司。毕竟存储厂要扩产，第一笔花的钱永远是先买设备，设备商的订单兑现速度比存储厂的产能爬坡更快。 现在内存厂商三星、海力士，加上制造龙头台积电，都开始大举资本开支积极扩产，这自然会推动半导体设备、材料、测试这整条产业链进一步爆发。这几家本身就是各自产业链里最有话事权的核心客户，他们要花钱扩产，自然要把钱花在买更多设备、买更多材料上，这笔钱最终会流进设备商和材料商的报表里。 AMAT 应用材料是我目前最看好的一家 倒不是因为它在哪个具体环节做得最强，而是因为只要是晶圆厂，几乎绕不开它的设备HBM、DRAM、NAND，不管三星、SK海力士还是美光在扩哪条产线，应用材料的设备基本都会出现在产线上。PVD、CVD、CMP、外延这几个前道制造的核心流程，几乎每一个都有它的位置。买应用材料更像是直接押注整个AI资本开支周期的体量，不是赌某一项具体技术能不能跑出来。也就是说AMAT的故事非常全面，他受益于TSMC，Intel Glass Substrate，Advanced Packaging，HBM等。资金覆盖面很广。AMAT几乎每条线都能讲故事。几乎什么CapEx它都受益。所以资金愿意一直配置。这也是为什么技术面4月份以来从来没有跌破过EMA 20，沿着EMA 20一路上行。 LRCX是我重点关注的第二家 如果说AMAT赢的是广度，Lam Research赢的是HBM弹性。HBM比传统DRAM多出大量刻蚀、TSV（硅通孔）、晶圆减薄这些复杂工艺，而这恰好是Lam Research最拿手的领域。应用材料管理层之前提过，HBM部分工艺步骤的数量比传统DRAM多出三到四倍。如果HBM接下来持续供不应求，Lam Research可能是设备板块里业绩弹性最大的一家。 剩下几家也快速说一下 KLAC做检测设备，是这个细分的龙头。HBM层数堆得越高，先进制程越复杂，良率管控的重要性只会越来越高，几乎每座新建的先进晶圆厂都离不开检测设备。它的特点是增长稳，但爆发力没有AMAT和Lam Research那么强。 ONTO是市场容易忽略的一家。它的看点不在传统晶圆制造，在先进封装这条线。HBM4、HBM5、混合键合、CoWoS这些技术持续升级，封装环节的计量和检测重要性会同步提升，如果先进封装继续是AI产业链最大的瓶颈之一，ONTO还有不错的成长空间。 Teradyne做测试设备，HBM堆叠越高、GPU越复杂，测试时间也跟着拉长，它会受益，但属于间接受益，绑定程度不像AMAT和Lam Research那样直接挂钩存储扩产。 AMKR是先进封装这条线上另一个值得关注的标的，台积电这边的资本开支扩张，对它也是直接受益，先进封装订单本身就是它的核心业务。 ACMR是值得长期盯着的国产设备公司，逻辑跟前面几家不太一样。它吃的是国内DRAM、NAND扩产和国产替代推进的红利，跟三星、SK海力士、美光那条全球扩产主线关系不大，是另一条独立的产业逻辑。 如果按未来存储扩产受益程度排个序，目前大概是AMAT和LRCX排在最前面。接下来是KLAC，然后是ONTO和AMKR，再然后是Teradyne，最后是ACMR。如果只盯HBM这一条主线，LRCX的弹性可能比AMAT更高。 但如果只能长期持有一家半导体设备龙头，我还是会选应用材料，AI时代真正持续增长的是资本开支这件事本身，只要全球晶圆厂还在建、设备还在买，应用材料几乎永远站在这条产业链最核心的位置。

SK海力士在纳斯达克挂牌 ADR（SKHY），开盘 $170、比 $149 发行价涨14%，相对韩股溢价17%。 “做多美股 ADR、做空韩股”，可能是个好策略。UBS 在上市前一天就公开喊了，原话是 no-brainer，因为存托凭证转折价的可能性极低。 逻辑跟美股台积电长期溢价一样，TSM 相对台股 2330 长期溢价，今年溢价均值约17.5%，历史一度近30%，因为美股流动性更好、买家也不用承担新台币的汇率波动、也不用把钱汇到台湾去。 美股溢价，能长期存在的制度原因是，本地股转 ADR 是单向受限的，需监管审批、受外资额度约束，套利没法一天抹平。海力士想复制的就是这套 TSMC 溢价模型。 但也不是完全的无风险套利，海力士是亚洲波动最大的大盘股之一,叠加一堆2倍杠杆单一股票 ETF,价差随时能剧烈偏离。而且 UBS 自己也只说折价可能性很低，不是“不可能”

SpaceX之前最重磅的IPO估计就是下周这个超大晶圆制造商Cerebras Systems的上市了，Cerebras是一家专注于AI加速器的美国公司，总部位于加州Sunnyvale，成立于2016年。公司以“晶圆级集成”（Wafer-Scale Engine，简称WSE）技术闻名，核心产品是将整个300mm硅晶圆直接做成一颗超级大的AI处理器，而不是像传统GPU那样切成小芯片再封装。这解决了AI训练/推理中常见的内存带宽和芯片间通信瓶颈问题，被誉为“世界上最大的AI芯片”。树立了下关于Cerebras几部分关键信息。 1、核心技术和产品 1）晶圆级引擎（WSE） 传统AI芯片（如NVIDIA H100/B200）采用多芯片模块（MCM）或小型die，通过NVLink/HBM等外部互联扩展。但Cerebras的WSE把整个晶圆做成单一die，避免了芯片间通信延迟和带宽损失，实现了“片上”海量并行计算。 WSE-3采用“Weight Streaming”架构，将计算和内存解耦，支持外部MemoryX扩展（1.5TB、12TB、120TB甚至1.2 PB），单系统即可训练高达24万亿参数的超大模型。 2）CS-3系统 单台15U机柜，内置1颗WSE-3，支持水冷。通过SwarmX互联可扩展至2048台集群，峰值达256 exaFLOPS。单台CS-3就能在不到1天内从零训练Llama 2 70B模型（Meta GPU集群需约1个月）。 3）性能优势 Cerebras强调“消除数据移动瓶颈”： 比上一代CS-2（WSE-2）：性能翻倍，功耗和成本不变（CS-2用7nm，2.6万亿晶体管，40 GB SRAM）。 比NVIDIA H100/B200：在内存密集型大模型任务中优势显著。CS-3单系统内存容量远超10,000节点GPU集群；推理速度可达GPU云的数倍（尤其是长上下文/大模型）。公司声称在Llama/Falcon等模型上tokens/second提升2倍。 实际基准：Condor Galaxy 3（64台CS-3集群，8 exaFLOPS）已于2024年Q2上线，与G42合作。集群编程像“单芯片”一样简单，无需复杂分布式框架。 优势： 极致内存带宽 → 适合万亿/十万亿参数模型训练与推理。 扩展性强 → 集群像单机一样编程，开发效率高。 能效/成本在特定 workloads 上优于GPU（同功耗下性能翻倍）。 挑战： 单系统功耗高（25kW），部署门槛高（需专用数据中心基础设施）。 晶圆级制造良率和缺陷容忍技术虽成熟，但整体成本高（单系统硬件估算数百万美元）。 生态不如CUDA成熟，主要针对AI训练/推理大模型，不如GPU通用。 总体上Cerebras是“垂直优化”的AI超级计算机方案，适合追求极致规模和速度的 hyperscaler、主权AI项目、国家实验室，而非通用GPU替代品。 2、发展历程 Cerebras从“卖硬件”转向“AI超级计算平台”，已从早期科研验证走向商用落地（Condor Galaxy等主权AI项目）。 从SeaMicro老兵到AI晶圆级先锋 Cerebras成立于2015-2016年（官方多以2016年计），总部位于加州Sunnyvale。创始人团队全部来自SeaMicro（2012年被AMD以3.34亿美元收购），早期处于stealth模式四年，专注解决“晶圆级集成良率难题”。 1）2019年：发布首代WSE-1，开启晶圆级AI芯片时代。 2）2020-2022年：推出CS-1/CS-2系统，完成从“芯片”到“系统+软件栈”的闭环，与TSMC深度绑定实现量产。 3）2024年：WSE-3及CS-3系统落地，性能翻倍；同期首次递交S-1（后因业务优化于2025年10月撤回）。 4）2025-2026年：转向云推理服务+混合模式，与OpenAI签署巨额合作； 5）2026年2月完成Series H，4月重启S-1，5月启动路演，计划Nasdaq上市（代码CBRS）。 3、核心团队及融资 1）核心团队 Andrew Feldman（CEO、联合创始人）：连续创业者，曾任SeaMicro CEO、Force10 Networks产品VP（后被Dell收购）、Riverstone Networks营销VP。斯坦福MBA背景，擅长产品化与资本运作。 Gary Lauterbach（联合创始人、前CTO）：Sun Microsystems UltraSPARC首席架构师，58项专利，曾主导AMD数据中心业务。 Sean Lie（联合创始人、现CTO）：MIT本科+硕士，AMD高级架构师，29项专利。 Michael James（首席架构师）：SeaMicro软件架构师，后任AMD对应岗位。 Jean-Philippe Fricker（首席系统架构师）：DSSD/SeaMicro资深硬件架构师，30项专利。 团队优势在于“系统思维”而非单纯芯片设计：他们深谙数据中心功耗、互联与软件优化，曾用fabric架构重塑服务器。这正是Cerebras能解决晶圆级缺陷容忍与Weight Streaming架构的关键。 2）融资历程 累计融资约29-37亿美元（含多轮），估值从早期数百M美元飙升至IPO前230-266亿美元： 早期：Series B/C/D（2016-2018）累计约1.7亿美元，投资者包括Foundation Capital、Eclipse、Sequoia、Benchmark。 中后期：2019 Series E（2.72亿美元，估值24亿美元）；2021 Series F（2.54亿美元，估值41亿美元）。 2025-2026：Series G（11亿美元，估值81亿美元）；Series H（10亿美元，估值230亿美元，Tiger Global领投，Benchmark、Fidelity、AMD等跟投）。 4、业务模式与财务表现 Cerebras早期卖硬件（CS-2/CS-3系统），后来转向云服务（Cerebras Inference，云端提供超快AI推理）和混合模式。客户包括CSP、 hyperscaler、企业、主权AI项目（如G42）、研究机构。 2025财年财务：收入5.1亿美元（同比+76%，2024年2.9亿美元，2023年0.787亿美元，2022年0.246亿美元，20倍增长）。硬件收入约3.58亿美元，云及其他服务1.52亿美元。 GAAP净利润：约0.879亿美元（2024年净亏损4.85亿美元），首次实现盈利（不过非GAAP仍有亏损）。 剩余履约义务（backlog）：246亿美元（OpenAI等多年前期大单贡献），2026-2027年预计确认15%。 客户集中度：2025年G42占24%（此前曾高达87%），另一UAE客户占62%，但已显著多元化；OpenAI签署超100-200亿美元多年前期合作（含1亿美元贷款+认股权证）。 公司定位从“卖芯片”转向“AI基础设施平台+云”，并与Qualcomm等合作加速边缘部署。 5、IPO相关信息： IPO 基础发行2800万A类普通股，超额配售420万A类普通股，核心管理层和投资人不卖股。纯公司发行新股用于募资，无大量旧股套现。 IPO定价$115–$125/股，因需求超20倍，已计划上调至$125–$135/股（可能进一步调整）。高区间（$125）募资约35亿美元（基础28M股），含超额配售最高约40.25亿美元。 高估值下（$125/股）对应市值约266亿美元IPO后总流通股本约 2.13亿百万股（包括Class A、B、N等）。其中： Class A（上市交易股）为IPO发行的28M股 + 超额部分； 其余Class B（高投票权，创始团队/早期投资者/优先股转换后）和Class N（非投票权，如OpenAI认股权证相关）。 ipo后解禁期前的流通比例 标准锁定期： 180天或提前至Q3 2026财报发布后两个交易日（取较早者）。 解禁前初始流通股（Initial Float）： 仅IPO发行的 28百万股（基础）或最高 32.2百万股（含超额）。 锁定期内真实流通比例： 约 13.1%–15.1%（28M / 213M ≈ 13.1%；32.2M / 213M ≈ 15.1%） 预期定价日：下周三5月13日，预期上市交易日：5月14日（周四），代码CBRS。 整体而言估值虽高，但增长潜力和技术壁垒值得关注 本条由@bitget_zh赞助，「Bitget 买美股：秒级入场，丝滑交易 」